Altera宣布Stratix 10的創(chuàng )新全面刷新高端FPGA和SoC業(yè)界性能指標記錄

　　Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結構和產(chǎn)品細節，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實(shí)現全面突破，勢必將云時(shí)代的網(wǎng)絡(luò )通信技術(shù)推向又一個(gè)巔峰。

　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構，由Intel® 14 nm三柵極工藝技術(shù)制造，內核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU級別浮點(diǎn)計算性能和異構3D SiP集成特性相結合，支持Altera客戶(hù)解決下一代通信、數據中心、雷達系統、物聯(lián)網(wǎng)基礎設施和高性能計算系統中所遇到的設計挑戰。

　　Altera市場(chǎng)資深副總裁Danny Biran評論說(shuō)：“我們的Stratix 10 FPGA和SoC所具有的功能在業(yè)界是無(wú)與倫比的。Stratix 10 FPGA和SoC支持客戶(hù)采用FPGA以前無(wú)法想象的創(chuàng )新方式來(lái)設計其系統。”

　　HyperFlex體系結構的“寄存器無(wú)處不在”方法

　　Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新體系結構的Altera器件，這是FPGA業(yè)界十多年來(lái)最顯著(zhù)的架構體系結構創(chuàng )新。HyperFlex體系結構結合Intel 14 nm三柵極工藝的全工藝節點(diǎn)優(yōu)勢，內核邏輯頻率比競爭對手下一代高端FPGA高2倍。

　　HyperFlex體系結構在所有內核互聯(lián)布線(xiàn)段上引入了寄存器，使得Stratix 10 FPGA和SoC能夠受益于成熟可靠的性能增強設計方法，例如寄存器重新定時(shí)、流水線(xiàn)和其他設計優(yōu)化方法。這些設計方法在傳統的FPGA體系結構中是不可能實(shí)現的。HyperFlex體系結構幫助設計人員避免了關(guān)鍵通路和布線(xiàn)延時(shí)，其設計能夠迅速達到時(shí)序收斂。內核邏輯性能提高2倍后，不需要很寬的數據通路，也不需要由于時(shí)鐘偏移導致的特殊設計結構，極大的提高了器件利用率，降低了功耗。HyperFlex體系結構支持高性能設計降低邏輯面積要求，功耗從而降低了70%。請訪(fǎng)問(wèn)www.altera.com.cn/hyperflex，了解更詳細的信息。

　　異構3D系統級封裝集成的新時(shí)代

　　Stratix 10 FPGA和SoC系列的所有型號都采用了異構3D SiP集成技術(shù)高效經(jīng)濟的集成高密度單片FPGA內核架構(高達5.5M邏輯單元)以及其他先進(jìn)的組件，從而提高了Stratix 10 FPGA和SoC的可擴展性和靈活性。單片內核架構避免了使用多個(gè)FPGA管芯來(lái)提高密度的競爭同構器件的連接問(wèn)題。Altera的異構SiP集成技術(shù)是通過(guò)使用Intel的專(zhuān)用嵌入式多管芯互聯(lián)橋接(EMIB，Embedded Multi-die Interconnect Bridge)技術(shù)實(shí)現的，與基于中介層的方法相比，進(jìn)一步提高了性能，降低了復雜度和成本，增強了信號完整性。

　　初次發(fā)布的Stratix 10器件將使用EMIB來(lái)集成高速串行收發(fā)器和協(xié)議塊以及單片內核邏輯。通過(guò)異構3D SiP方法實(shí)現高速協(xié)議和收發(fā)器，Altera將能夠快速交付Stratix 10器件型號，滿(mǎn)足不斷發(fā)展的市場(chǎng)需求。例如，使用異構3D SiP集成技術(shù)為Stratix 10器件提供了途徑來(lái)實(shí)現更高的收發(fā)器速率(56 Gbps)、新出現的調制格式(PAM-4)、通信標準(PCIe Gen4、多端口以太網(wǎng))，以及模擬和寬帶存儲器等其他功能。

　　所有密度范圍的Stratix 10系列型號將會(huì )集成64位ARM®四核Cortex®-A53硬核處理器系統(HPS)，具有豐富的外設特性，包括系統存儲器管理單元、外部存儲器控制器，以及高速通信接口等。隨著(zhù)Stratix 10 SoC的推出，Altera是唯一提供高端SoC FPGA的供應商，進(jìn)一步增強了其業(yè)界領(lǐng)先地位。這一通用計算平臺具有優(yōu)異的適應能力、性能、功效、系統集成和設計效能，適用于多種高性能應用。設計人員可以在高性能系統中使用Stratix 10 SoC實(shí)現硬件可視化，增加管理和監視功能，例如，加速預處理、遠程更新和調試、配置，以及系統性能監視等。

　　全面的安全功能增強了對設計的保護

　　在高性能FPGA中，Stratix 10 FPGA和SoC將會(huì )具有業(yè)界最全面的安全功能。其核心是創(chuàng )新的安全設計管理器(SDM，Secure Design Manager)，支持基于扇區的認證和加密、多因素認證和物理不可克隆功能(PUF，physically unclonable function)技術(shù)。Altera與Athena集團以及IntrinsicID合作，為Stratix 10 FPGA和SoC提供了世界級加密加速和PUF IP。Stratix 10 FPGA和SoC的多層安全和分區IP保護特性非常優(yōu)異，這一級別的安全特性使得該器件成為軍事、云安全和物聯(lián)網(wǎng)基礎設施應用的理想解決方案。

　　適用于Stratix 10 FPGA和SoC的Enpirion PowerSoC

　　Stratix 10 FPGA和SoC由Altera的系列Enpirion PowerSoC電源解決方案提供供電。Enpirion PowerSoC經(jīng)過(guò)優(yōu)化滿(mǎn)足了嚴格的性能和功率要求，在最小的引腳布局中提高了效率。

　　業(yè)界數百萬(wàn)LE設計能夠以最短時(shí)間達到時(shí)序收斂

　　Altera的Quartus® II中的Spectra-Q新引擎經(jīng)過(guò)設計發(fā)揮了HyperFlex體系結構的性能、功率和面積優(yōu)勢，同時(shí)還提高了Stratix 10 FPGA和SoC設計人員的效能，產(chǎn)品能夠更迅速面市。Quartus II軟件的新功能將編譯時(shí)間縮短了8倍，提供通用、快速跟蹤設計輸入和置入式IP集成特性，支持OpenCL和其他高級設計流程，延續了Altera軟件的領(lǐng)先優(yōu)勢。關(guān)于Spectra-Q引擎的更多信息，請訪(fǎng)問(wèn)www.altera.com.cn/spectraq。

　　Stratix 10 FPGA和SoC技術(shù)規范：

　　· 單片管芯上有5百50萬(wàn)個(gè)邏輯單元

　　· 異構3D SiP集成技術(shù)結合了具有高速收發(fā)器的FPGA架構

　　· 144個(gè)收發(fā)器的串行帶寬是前一代的4倍

　　· 工作在1.5 GHz的64位四核ARM Cortex-A53硬核處理器子系統

　　· 硬核浮點(diǎn)DSP支持單精度工作高達10 TFLOPS運算性能

　　· 安全器件管理器：全面的高性能FPGA安全功能

　　· 業(yè)界領(lǐng)先的單事件干擾(SEU)探測和消除功能

　　· 從Arria® 10 FPGA和SoC的引腳布局兼容移植途徑

　　· Altera Enpirion電源解決方案提高了功效，節省了電路板面積

　　· Intel 14 nm三柵極工藝技術(shù)

　　供貨信息

　　客戶(hù)現在可以使用快速前向編譯性能評估工具開(kāi)始其Stratix 10設計。將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片。嵌入式軟件開(kāi)發(fā)人員可以采用Mentor Graphics提供的SoC虛擬平臺來(lái)加速Stratix 10 SoC嵌入式軟件的開(kāi)發(fā)。關(guān)于Stratix 10 FPGA和SoC產(chǎn)品的詳細信息，請聯(lián)系您當地的Altera銷(xiāo)售代表，或者訪(fǎng)問(wèn)www.altera.com.cn/stratix10。