<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/ppga

CPLD/FPGA 內部結構與原理

  • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀70年代,是在專(zhuān)用集成電路(ASIC)的基礎上發(fā)展起來(lái)的一種新型邏輯器件,是當今數字系統設計的主要硬件平臺,其主要特點(diǎn)就是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程,從而完成某種特定的功能,且可以反復擦寫(xiě)。在修改和升級PLD時(shí),不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設計工作成為軟件開(kāi)發(fā)工作,縮短了系統設計的周期,提高了實(shí)現的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產(chǎn)業(yè)規模
  • 關(guān)鍵字: FPGA  CPLD  

詳解CPLD/FPGA架構與原理

  • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀70年代,是在專(zhuān)用集成電路(ASIC)的基礎上發(fā)展起來(lái)的一種新型邏輯器件,是當今數字系統設計的主要硬件平臺,其主要特點(diǎn)就是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程,從而完成某種特定的功能,且可以反復擦寫(xiě)。在修改和升級PLD時(shí),不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設計工作成為軟件開(kāi)發(fā)工作,縮短了系統設計的周期,提高了實(shí)現的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產(chǎn)業(yè)規模
  • 關(guān)鍵字: CPLD  FPGA  架構  

基于STM32F4和CPLD的高品質(zhì)立體聲USB數字音頻接口設計

  • 在高品質(zhì)音頻系統應用中,USB協(xié)議被廣泛用于設計數字音頻輸入接口。目前專(zhuān)用USB數字音頻芯片較少,這阻礙了USB數字音頻接口的推廣使用。本文基于STM32F4系列芯片開(kāi)發(fā)了符合USB Audio Devices Class 2.0規范的音頻輸入接口,使用CPLD實(shí)現了同時(shí)支持PCM和DSD數據的數字音頻輸出接口。依據設計方案制作了硬件實(shí)物,通過(guò)實(shí)驗驗證了設計的正確性和可行性。設計解決了通用芯片在數字音頻接口領(lǐng)域應用的難點(diǎn),也可作為其他開(kāi)發(fā)平臺的設計參考。
  • 關(guān)鍵字: STM32  STM32F4  CPLD  USB音頻設備類(lèi)  數字音頻接口  202010  

攜手并進(jìn),共贏(yíng)未來(lái),熱烈祝賀潤欣科技成為安路科技代理商

  • 在安路科技品牌影響力迅速提升的情況下,安路科技與上海潤欣科技股份有限公司(股票代碼SZ300493,以下簡(jiǎn)稱(chēng)“潤欣科技”)近日簽署了“授權代理協(xié)議書(shū)”,達成了新的戰略合作,潤欣科技成為了安路科技的全線(xiàn)FPGA產(chǎn)品代理商。安路科技銷(xiāo)售部副總梁成志對此次戰略合作充滿(mǎn)信心與期待,“非常高興能與潤欣科技建立合作關(guān)系,潤欣是國內領(lǐng)先的半導體分銷(xiāo)及解決方案提供商,在移動(dòng)通訊、智能物聯(lián)網(wǎng)和汽車(chē)電子等領(lǐng)域積累了優(yōu)質(zhì)的客戶(hù)資源及豐富的市場(chǎng)經(jīng)驗。隨著(zhù)云計算、人工智能、新一代通信技術(shù)等新興行業(yè)的迅速崛起,龐大的FPGA增量市場(chǎng)
  • 關(guān)鍵字: FPGA  CPLD  

A/D轉換組合工作原理剖和結構組成分析

  •   1引言  A/D轉換組合是雷達目標諸元數據轉換、傳輸的核心部件,一旦出現故障,目標信號將無(wú)法傳送到信息處理中心進(jìn)行處理,從而導致雷達主要功能失效。某設備的A/D轉換設備結構復雜,可靠性差,可維修性差,故障率高,因此,采用CPLD技術(shù)和器件研究A/D轉換組合,改善該設備的總體性能?! ? A/D轉換組合工作原理剖析  A/D轉換組合作為武器系統的核心部件,接口特性和功能與武器系統的兼容,是新A/D轉換組合研制成功的前提,因此,必須對引進(jìn)A/D轉換組合進(jìn)行詳細的分析研究,提取接口特性及其參數,分析組合功能
  • 關(guān)鍵字: A/D  CPLD  

常用FPGA/CPLD四種設計技巧

  • 常用FPGA/CPLD四種設計技巧,FPGA/CPLD的設計思想與技巧是一個(gè)非常大的話(huà)題,本文僅介紹一些常用的設計思想與技巧,包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導日
  • 關(guān)鍵字: FPGA  CPLD  設計技巧  

基于LPC1764的多道脈沖幅度分析器的電路設計

  • 摘要:為解決核輻射測量的實(shí)時(shí)性問(wèn)題,設計了基于A(yíng)RM Cortex—M3內核的LPC1764處理器、CPLD和高速A/D轉換等芯片構造多道脈沖幅度分析器的電路系統,該系統使用CPLD對高速A/D轉換數據進(jìn)行處理,實(shí)現脈沖甄別和
  • 關(guān)鍵字: 脈沖幅度分析器  CPLD  ARM  實(shí)時(shí)測量  

汽車(chē)識別系統的經(jīng)典設計方案匯總,包括原理圖,源代碼

  • 車(chē)牌識別技術(shù)是計算機視頻圖像識別技術(shù)在車(chē)輛牌照識別中的一種應用。車(chē)牌識別技術(shù)要求能夠將運動(dòng)中的汽車(chē)牌照從復雜背景中提取并識別出來(lái),通過(guò)車(chē)牌提
  • 關(guān)鍵字: 車(chē)牌識別  matlab  FPGA  DSP  CPLD  

基于CPLD的電池管理雙CAN控制器的設計與實(shí)現

  • 電池管理系統是混合動(dòng)力汽車(chē)中重要的電子控制單元,具有保障電池正常、可靠和高效工作的作用,是電池與用電設備之間的橋梁。在研制以及批量生產(chǎn)過(guò)程中
  • 關(guān)鍵字: CPLD  電池管理  雙CAN控制器  

十年FPGA開(kāi)發(fā)經(jīng)驗工程師教你的絕密設計技巧

  • 從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當初第一次在EDA實(shí)驗平臺上完成數字秒表、搶答器、密碼鎖等實(shí)驗時(shí)那個(gè)興奮勁。當時(shí)由于沒(méi)有接
  • 關(guān)鍵字: CPLD  電子工程師  FPGA  

如何基于CPLD的電池供電系統斷電電路的設計?

  • 今天,大多數的CPLD(復雜可編程邏輯器件)都采用可減少功耗的工作模式,但當系統未使用時(shí),應完全切斷電源以保存電池能量,從而實(shí)現很多設計者的終極節
  • 關(guān)鍵字: CPLD  電池供電  斷電電路  

一種基于CPLD的DMA控制器IP核設計

  • 但是由于8013硬件結構和指令系統的限制,當需要高速率大批量數據傳送時(shí),數據吞吐速率往往不能滿(mǎn)足設計要求。即使采用提升振蕩器頻率的辦法,結果仍不
  • 關(guān)鍵字: 可編程邏輯器件  CPLD  VHDL語(yǔ)言  DMA控制器  

基于CPLD的測試系統接口設計

  • 介紹了一種用CPLD(復雜可編程邏輯器件)作為核心控制電路的測試系統接口,通過(guò)時(shí)cPLD和竹L電路的比較及cPLD在系統中實(shí)現的強大功能,論述了CPLD在測試系
  • 關(guān)鍵字: EDA  CPLD  測試系統接口  VHDL  

如何設計基于CPLD的溫度計(原理和代碼)?

  • 1. 概述本設計基于CPLD設計一款數字溫度計,溫度傳感器使用DS18B20,CPLD采用EPM240T100C5。DS18B20 具有體積小,硬件開(kāi)銷(xiāo)低(只需要一根信號線(xiàn)),抗干
  • 關(guān)鍵字: 溫度計  cpld  

CPLD、FPGA、DSP的聯(lián)系和區別?

  •   ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè),設計了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM也是單片機。ARM架構是面向低預算市場(chǎng)設計的第一款RISC微處理器,基本是32位單片機的行業(yè)標準,它提供一系列內核、體系擴展、微處理器和系統芯片方案,四個(gè)功能模塊可供生產(chǎn)廠(chǎng)商根據不同用戶(hù)的要求來(lái)配置生產(chǎn)?! ∮捎谒挟a(chǎn)品均采用一個(gè)通用的軟件體系,所以相同的軟件可在所有產(chǎn)品中運行。目前ARM在手持設備市場(chǎng)占有90以上的份額,可以有效地縮短應用程序開(kāi)發(fā)與
  • 關(guān)鍵字: CPLD  FPGA  DSP  
共775條 1/52 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>