基于DSP高精度伺服位置環(huán)設計
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
當Fpos(s)=1/(Gspd(s)Gm(s))時(shí)，H(s) =1，則可使輸出完全復現輸入信號，且系統的暫態(tài)和穩態(tài)誤差都為零。其中當速度調節器采用PI控制時(shí)，在位置環(huán)的截止頻率遠小于速度環(huán)的截止頻率時(shí)，速度環(huán)可等效為一個(gè)慣性環(huán)節，電機可等效為一個(gè)積分環(huán)節，于是Fpos(s)可以看成加速度前饋和速度前饋兩部分[5]，其中：位置前饋中加速度項差分方程：
本文引用地址：http://dyxdggzs.com/article/95275.htm
式中R(k)為第K個(gè)采樣周期中的位置給定信號;Yaf為第K個(gè)采樣周期中加速度信號的輸出，Kaf為加速度前饋比例系數。
位置前饋中速度項差分方程：
式中R(k)為第K個(gè)采樣周期中的位置給定信號;Yaf為第K個(gè)采樣周期中速度信號的輸出，Ksf為速度前饋比例系數。
相應的位置環(huán)P的差分方程：
式中R(k)為第K個(gè)采樣周期中的位置給定信號;C(k)為第K個(gè)采樣周期中的位置反饋信號，Ye為第K個(gè)采樣周期中位置環(huán)信號的輸出，Kc為位置環(huán)比例系數。
絕對式編碼器通信程序
絕對式編碼器與DSP的接口采用CPLD作為接口芯片。CPLD的程序采用VHDL語(yǔ)言編寫(xiě)，程序結構如圖4所示。此電路完成串行輸入數據到并行輸出數據的轉換，以及并行輸入數據到串行輸出數據的轉換。
圖4中，模塊DIV為時(shí)鐘分頻器，TX模塊接收來(lái)自微處理器接口模塊MP的8位并行數據，并通過(guò)端口DOUT將數據串行輸出到RS-485端口。反過(guò)來(lái)，RX模塊接收串行數據輸入，并以8位并行格式發(fā)送至MP模塊，MP模塊同時(shí)將接收到的位置信號轉成脈沖形式輸出，實(shí)現與CNC的連接。
pid控制器相關(guān)文章:pid控制器原理
評論