基于LEON3處理器和Speed協(xié)處理器的復雜SoC設計實(shí)現*
作者：徐欣鋒 中國科學(xué)院微電子研究所專(zhuān)用集成電路與系統研究室
時(shí)間：2009-05-20
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
本文引用地址：http://dyxdggzs.com/article/94563.htm
圖7 Speed core所需的配置時(shí)序
同理于控制字，濾波系數和原始數據的輸入亦需要一定的HDL代碼來(lái)實(shí)現指令或數據向時(shí)序圖的轉化，其本質(zhì)相當于譯碼，實(shí)現起來(lái)難度不大，此處就不再累述。Speed處理后數據通過(guò)狀態(tài)信號(zero_flag)下降沿觸發(fā)LEON3的中斷響應，實(shí)現向外部存儲器的輸出，此過(guò)程和數據輸入類(lèi)似。
編程、編譯及仿真
用戶(hù)在C編程時(shí)，只需要按照Speed所需的啟動(dòng)方式，先設置控制字、再輸入濾波系數、然后啟動(dòng)DMA輸入原始數據。值得注意的地方是，為了實(shí)現Speed的運算與DMA中原始數據輸入同步，需要在C代碼的不同指令間插入一定的延遲指令，此延遲間隔可根據軟硬件的響應速度來(lái)計算。
Gaisler Research公司提供完整的LEON3開(kāi)發(fā)套件，包括C代碼編譯器sparc-elf-gcc，大大方便了軟硬件開(kāi)發(fā)和聯(lián)合調試。 將LEON3和Speed的SoC硬件HDL描述，及編譯后的二進(jìn)制指令調入Modelsim進(jìn)行軟件仿真，再利用FPGA進(jìn)行硬件仿真，其結果如圖8、9、10所示。
圖8 從C語(yǔ)言控制字產(chǎn)生的配置時(shí)序
評論