小型化趨勢凸顯SiP優(yōu)勢 構建完善產(chǎn)業(yè)鏈是關(guān)鍵

 　　SiP在消費電子領(lǐng)域已經(jīng)成為越來(lái)越重要的應用技術(shù)之一，并且其產(chǎn)品也漸漸呈現多樣化發(fā)展。政府應該加強引導,促進(jìn)產(chǎn)業(yè)供應鏈企業(yè)打破藩籬攜手合作，共同營(yíng)造更完善的SiP發(fā)展環(huán)境。 
     

　　根據國際半導體技術(shù)藍圖(ITRS)的定義，SiP(系統級封裝)是指將多個(gè)具有不同功能的主動(dòng)組件與被動(dòng)組件，以及諸如微機電系統(MEMS)、光學(xué)組件等其他組件組合在同一封裝，使其成為可提供多種功能的單顆標準封裝組件，從而形成一個(gè)系統或子系統。 
     

　　隨著(zhù)消費性電子與移動(dòng)通信產(chǎn)品的快速發(fā)展，相關(guān)電子產(chǎn)品功能整合日趨多樣，在外觀(guān)設計薄型化與產(chǎn)品開(kāi)發(fā)周期日益縮短的雙重壓力下，SiP在消費電子領(lǐng)域已經(jīng)成為越來(lái)越重要的應用技術(shù)之一(見(jiàn)表1)，并且其產(chǎn)品也漸漸呈現多樣化發(fā)展。政府應該加強引導產(chǎn)業(yè)供應鏈間打破藩籬，攜手合作，共同營(yíng)造更完善的SiP發(fā)展環(huán)境，這是當務(wù)之急。

      SiP助力電子產(chǎn)品功能多樣化

      SoC（系統單芯片）與SiP的目標均是實(shí)現多種系統功能的高度整合，前者是利用半導體前段制程的電路設計來(lái)完成，后者則是依靠后端封裝技術(shù)來(lái)達到，兩者殊途同歸。 
     

　　早在10多年前，SiP這種異質(zhì)整合的觀(guān)念即已在歐美半導體業(yè)界萌芽，只不過(guò)，互補金屬氧化半導體(CMOS)的技術(shù)進(jìn)展日新月異，這讓SoC的發(fā)展隨著(zhù)摩爾定律的腳步不斷演進(jìn)，每?jì)赡陠我恍酒械木w管數量即增加兩倍，芯片價(jià)格也大幅下滑，發(fā)展速度遠快于SiP，因而使得SoC成為半導體解決方案的主流設計技術(shù)，閃耀的光芒讓SiP相形見(jiàn)絀。 
     

　　然而，隨著(zhù)消費電子與移動(dòng)通信產(chǎn)品的發(fā)展，相關(guān)電子產(chǎn)品功能日趨多樣化，在外觀(guān)設計薄型化與產(chǎn)品開(kāi)發(fā)周期日益縮短等多重壓力下，SoC已難面面俱到。 
     

　　SoC正面臨著(zhù)如下挑戰： 
     

　　1.研發(fā)周期與異質(zhì)組件整合。 
     

　　SoC發(fā)展至深次微米以下先進(jìn)制程后，設計挑戰日漸加劇，不僅研發(fā)時(shí)間長(cháng)達一年半以上，所需研發(fā)費用更是急劇增加，尤其在射頻(RF)電路、傳感器、驅動(dòng)器，甚至被動(dòng)組件等異質(zhì)(Heterogeneous)組件整合上，更面臨極大的技術(shù)瓶頸，因而使得兼具尺寸與開(kāi)發(fā)彈性等優(yōu)勢的SiP快速興起。 
     

　　另外SiP是基于SoC芯片，只要有芯片，就可以透過(guò)堆疊或并排方式快速整合成SiP方案，產(chǎn)品開(kāi)發(fā)速度比SoC更加快速。 
     

　　2.尺寸與產(chǎn)品價(jià)值。 
     

　　至于SiP與SoC的成本何者較低，各界看法不一。若就單一組件制造成本來(lái)看，SiP使用的基板數量較多，再加上組裝及測試費用，因此制造成本的確比SoC來(lái)得高；但SiP產(chǎn)品開(kāi)發(fā)時(shí)間較SoC大幅縮短，且通過(guò)高度整合可減少印刷電路板尺寸及層數，降低整體材料成本，尤其SiP設計具有良好的電磁干擾抑制效果，對客戶(hù)而言更可減少工程時(shí)間耗費，因此從產(chǎn)品銷(xiāo)售的角度來(lái)看，SiP產(chǎn)品價(jià)值較SoC高出許多。 
     

　　面對市場(chǎng)需求，成本并非是唯一的考慮，SiP最大的利基優(yōu)勢，就是比分布式設計方案具有更小的芯片尺寸，使用更少的電路板空間，讓產(chǎn)品設計擁有更多想象空間，因此在高整合SoC方案尚未問(wèn)世之前，SiP應該突顯其小尺寸的利基，而非以成本來(lái)取勝。 
     

　　3.EMI（電磁干擾）的抑制與高容量嵌入式內存。 
     

　　一般來(lái)說(shuō)，當功能整合愈復雜時(shí)，芯片尺寸相對愈大，造成內部信號線(xiàn)路在進(jìn)行全面聯(lián)機時(shí)路徑太長(cháng)，信號傳遞過(guò)久，且容易產(chǎn)生電磁干擾現象。若通過(guò)SiP將各功能裸晶堆棧后，信號路徑即可大幅縮短，并提升了信號處理速度，對電磁干擾的抑制與芯片效能的升級均有所幫助。 
     

　　另一方面，消費性電子產(chǎn)品與移動(dòng)通信產(chǎn)品對嵌入式內存容量的要求也愈來(lái)愈高，這對SoC而言是嚴峻的挑戰。SoC最大的局限在于嵌入式內存容量有限，以90nm制程的SoC為例，約可整合8Mb～10Mb的嵌入式內存，而65nm制程則約可整合16Mb～20Mb以上，但小于32Mb的容量，因各家技術(shù)能力而有不同。然而，包括手機、數碼相機與數字電視等產(chǎn)品，其內存容量均要求128Mb以上，甚至1GB以上的閃存容量，SoC很難滿(mǎn)足，而SiP卻是絕佳的解決之道。 
     

　　毋庸置疑的是，SoC技術(shù)仍會(huì )持續提升，但現今客戶(hù)端正面臨龐大的小型化壓力，無(wú)法等待SoC的技術(shù)突破，因而向上要求芯片供貨商提供更快更精簡(jiǎn)的解決方案，而SiP便是上上之選。未來(lái)，一旦SoC技術(shù)有所進(jìn)展，SiP也可齊頭并進(jìn)，成為IC（集成電路）設計的另一種技術(shù)取向，并與SoC共存于市場(chǎng)中相輔相成，不會(huì )僅是曇花一現的過(guò)渡性產(chǎn)品。

      　不同類(lèi)型企業(yè)各有優(yōu)劣

　　另外良裸晶也是另一個(gè)SiP發(fā)展的成敗關(guān)鍵，它是指已完成全功能測試或晶圓等級預燒測試的晶圓。由于SiP方案包含各種不同來(lái)源的芯片，若其中一顆芯片毀損，將導致整顆SiP無(wú)法運作，因此，確保良裸晶成為SiP發(fā)展的一個(gè)重要環(huán)節，因此必須提升SiP產(chǎn)品良率，降低SiP測試成本。

      建構完整產(chǎn)業(yè)鏈是當務(wù)之急

      雖然相較于全球每年芯片銷(xiāo)售量，SiP的銷(xiāo)售比例仍無(wú)足輕重，但其每年的成長(cháng)速度卻相當快速。預計2008年，SiP出貨量將增長(cháng)到68億顆，產(chǎn)值規模則突破百億美元大關(guān)，2003～2008年產(chǎn)值的年復合成長(cháng)率更接近50%。進(jìn)一步發(fā)展SiP技術(shù)，擴大國內SiP市場(chǎng)規模，建構出像SoC一樣的完整健全的生態(tài)系統，是當前國內SiP產(chǎn)業(yè)所面臨的最大課題。 
     

　　近幾年由于國家對電子信息產(chǎn)業(yè)的大力扶持，國內SiP的產(chǎn)業(yè)鏈已開(kāi)始漸漸完善。政府應該加強引導產(chǎn)業(yè)供應鏈間打破藩籬攜手合作，共同營(yíng)造更完善的SiP發(fā)展環(huán)境，這將是當務(wù)之急。 
     

　　而相關(guān)企業(yè)除需具備SiP技術(shù)的發(fā)展能力外，也必須把握正確的市場(chǎng)需求，并保證取得良裸晶，發(fā)展出高良率的SiP產(chǎn)品，進(jìn)而取得產(chǎn)品所有權的主導地位。 

　      以長(cháng)電科技為例，長(cháng)電科技股份有限公司于3年前籌備SiP小組，從事SiP技術(shù)與市場(chǎng)的研究，協(xié)助相關(guān)企業(yè)了解SiP技術(shù)的優(yōu)點(diǎn)并凝聚產(chǎn)業(yè)合作的共識，通過(guò)與各大系統設計公司、芯片制造商的緊密合作，并且利用自身在封裝領(lǐng)域的強大技術(shù)優(yōu)勢加大科研投入，在國內企業(yè)中脫穎而出，使國內SiP公司的發(fā)展取得質(zhì)的飛躍。 

　      目前公司開(kāi)發(fā)的產(chǎn)品已經(jīng)涉及大容量存儲、移動(dòng)支付、移動(dòng)身份認證、地磁傳感器、加速傳感器、MEMS麥克風(fēng)、光電模塊(開(kāi)發(fā)中)，射頻+基帶模塊等諸多領(lǐng)域；其封裝類(lèi)型涉及MicroSD卡、 MiniSD卡、 SD卡、LGA、BGA(塑封球柵面陣列封裝)、USB(通用串行接口)模塊及其他特殊模塊等。