分時(shí)存儲技術(shù)在高速數據采集中的運用

隨著(zhù)半導體集成電路(IC)技術(shù)的不斷發(fā)展，A/D轉換器的速度越來(lái)越快，美國 TI 公司和AD公司都開(kāi)發(fā)出了采樣速度100MSPS、價(jià)位低廉的器件，這使得高速數據采集電路的廣泛應用成為可能。但A/D轉換僅是高速數據采集電路中一個(gè)重要組成部分，另一個(gè)重要組成部分就是高速數據存儲電路。由于高速存儲器的價(jià)格居高不下，它又成為高速數據采集電路廣泛應用的瓶頸。如何突破存儲器速度的限制，如何用低價(jià)的、速度較慢的存儲器通過(guò)合理的設計，以達到高速存儲器的效果，這正是本文要探討的問(wèn)題。

從數據采集電路的框圖(圖1)可見(jiàn)，整個(gè)電路由兩部分組成：一是數據采樣電路，二是數據存儲電路。兩個(gè)電路的工作是由采樣時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘同步的。采樣速度有多高，存儲的速度就要求有多快，否則將丟失信號的信息。

要跟上高速 A/D 的采樣速度則需要高速的存儲器。目前市面上常見(jiàn)的靜態(tài)存儲器的速度都在30～50ns之間，15～20ns的靜態(tài)存儲器的價(jià)格成倍地高于通用的靜態(tài)存儲器。在設計高速數據采集電路時(shí)總會(huì )遇到這樣的問(wèn)題：怎樣突破靜態(tài)存儲器存儲速度的限制，怎樣降低高速采集系統的成本。我們在電路的設計上進(jìn)行了嘗試，采用分時(shí)存儲技術(shù)有效地解決了這個(gè)問(wèn)題。

分時(shí)存儲的思想是用一個(gè)快速鎖存器件將高速采集的數據進(jìn)行鎖存，而后讓相對慢速的靜態(tài)存儲器進(jìn)行存儲以保證數據存儲的可靠性。由于讓多個(gè)靜態(tài)存儲器分時(shí)地參與了數據存儲的過(guò)程，使得多個(gè)慢速靜態(tài)存儲器分時(shí)存儲操作過(guò)程進(jìn)行了疊加，其效果等效于一個(gè)高速靜態(tài)存儲器的操作。就像在一條生產(chǎn)流水線(xiàn)上對各個(gè)工藝環(huán)節的工位分配一樣。為了讓生產(chǎn)流水線(xiàn)的作業(yè)正常運行，當在某個(gè)工位上產(chǎn)生了停滯現象時(shí)，解決的辦法有兩個(gè)：一是換上一個(gè)快手，二是增加人手，當找不到快手時(shí)，或是一個(gè)快手的費用數十倍于一般操作手時(shí)，使用兩個(gè)或多個(gè)一般操作手來(lái)保證流水線(xiàn)的正常運行就成了有效的選擇。

數據采樣操作過(guò)程中，由控制器發(fā)出的讀/寫(xiě)控制信號被置為低電平，數據采集電路中的采樣時(shí)鐘發(fā)生器發(fā)出的信號通過(guò)三態(tài)門(mén)作為數據采集電路數據采樣操作過(guò)程中的同步信號，這個(gè)同步信號為A/D器件的采樣時(shí)鐘，同時(shí)它又作為數據采集電路地址發(fā)生器的時(shí)鐘同步信號，它和經(jīng)過(guò)二分頻的信號A 、四分頻的信號B一起作用于SN74F138譯碼器，產(chǎn)生了/Y0、/Y1、/Y2和/Y3這樣４個(gè)頻率相等但相位不同的信號，見(jiàn)時(shí)序圖(圖3)。

這４個(gè)信號分別作為４個(gè)存儲器的觸發(fā)信號，其上升沿將采集的數據鎖存到各個(gè)存儲器的數據端口。四分頻的信號B作為地址發(fā)生器1的時(shí)鐘，產(chǎn)生地址信號A0～ A10。信號B經(jīng)反向后變?yōu)樾盘? B`，它作為另一個(gè)地址發(fā)生器2的時(shí)鐘，產(chǎn)生另一組地址信號A0` ～A10`，兩組地址信號的A0和 A0`相位差為90度。它們和/Y0、/Y1、/Y2和/Y3四個(gè)信號一起使每一個(gè)存儲器上的地址在數據被鎖存到端口后，至少要等到兩個(gè)采樣信號之后才會(huì )變化，這樣就為每一個(gè)存儲器爭取到了３倍以上的存儲時(shí)間，可使存儲速度慢至采樣速度1/3的存儲器成功地參與高速數據的存儲。

數據讀取操作時(shí)，由控制器發(fā)出的讀/寫(xiě)控制信號被置為高電平，控制器發(fā)出的讀命令信號通過(guò)三態(tài)門(mén)作為數據采集電路數據讀取操作過(guò)程中的同步信號，對存儲器的尋址仍是通過(guò)兩個(gè)地址發(fā)生器來(lái)完成的。不同的是，速度將比數據采集時(shí)慢了許多，工作原理完全一樣。

電路的實(shí)現采用了TI公司的SN74ACT374和臺灣WINBOND(華邦)公司的存儲時(shí)間為12ns的W2465A-12高速存儲器，可以完成采樣速度為250MHz的高速數據采集。在這個(gè)電路中,各種門(mén)電路都采用了TI公司的74F系列和74ACT系列高速器件，分頻電路采用SN74ACT74高速D觸發(fā)器、3-8譯碼器采用SN74F138，以上的器件由于沒(méi)有涉及到數據的傳輸，因此在電路中僅需考慮的問(wèn)題是它們的延遲時(shí)間不要引起競爭現象。

在這個(gè)電路中，比較重要的器件是鎖存器和數據存儲器。鎖存器采用了SN74ACT374，它的參數見(jiàn)圖4。通過(guò)SN74ACT374鎖存器的最小數據寬度為4ns，由于SN74ACT374是時(shí)鐘上升沿觸發(fā)的鎖存器，由3-8譯碼器SN74F138輸出端過(guò)來(lái)的觸發(fā)脈沖只要將數據鎖存進(jìn)鎖存器，數據存儲器在/Y0后有14ns，在/Y1后有10ns的時(shí)間完成對數據的存儲（見(jiàn)圖3）。為了充分利用電路的潛力，數據存儲器使用了臺灣WINBOND華邦公司的存儲時(shí)間為12ns的W2465A-12高速靜態(tài)存儲器，這種器件的時(shí)間參數見(jiàn)圖5。從參數中可以看出，由于地址建立時(shí)間TAS可以為0，保持時(shí)間TDH可以為0，所以對/WE寫(xiě)脈沖的限制僅是不小于10ns。又由于寫(xiě)恢復時(shí)間TWR1可以為0，對/CS1片選信號的限制只是不小于10ns。所以在電路中，這兩個(gè)信號均被設計成為在寫(xiě)過(guò)程中處于低電平。數據的寫(xiě)入是由地址有效時(shí)間來(lái)決定的。高速靜態(tài)存儲器W2465A-12對信號的要求還有數據有效時(shí)間在地址有效期間內不小于7ns。我們從圖3高速數據采集器的存儲時(shí)序可以看出，作用于每一個(gè)觸發(fā)器的時(shí)鐘上沿到地址發(fā)生變化均保留有10ns以上的時(shí)間，數據存儲器地址端口上的地址有效時(shí)間均為16ns，所以數據存儲器可以在這段時(shí)間內可靠地將數據存入對應的存儲單元中去。

采用經(jīng)典的數據采集電路要完成采樣速度為250MHz高速數據采集任務(wù)則必須使用存儲時(shí)間為4ns的存儲器，目前這樣高速的靜態(tài)存儲器還很難采購到，即使能買(mǎi)到，其價(jià)格也是驚人的。因此，采用分時(shí)存儲技術(shù)的高速數據采集電路是具有實(shí)用價(jià)值的。

分時(shí)存儲技術(shù)不但可以在不影響性能的前提下用低價(jià)位的器件取代高價(jià)位的器件，有效地提高產(chǎn)品性?xún)r(jià)比，還可以在科研過(guò)程中作為一種手段來(lái)突破現有器件對研究對象速度上的限制?！?/font>