千兆位交換背板的測試

隨著(zhù)Internet/Intranet 的迅速發(fā)展，網(wǎng)絡(luò )流量的迅速增加使得已有的數據傳輸結構、流量的內容、模式和組成結構等都發(fā)生著(zhù)前所未有的變化。數據傳輸形式逐步由面向連接的服務(wù)轉移到無(wú)連接的、動(dòng)態(tài)的IP服務(wù)，對于公共載體來(lái)說(shuō)，IP在應用中變得越來(lái)越重要。

網(wǎng)絡(luò )業(yè)務(wù)和流量的變化使網(wǎng)絡(luò )的核心交換結構、路由器、IP骨干網(wǎng)的優(yōu)化變得越來(lái)越重要。路由器在網(wǎng)絡(luò )交換技術(shù)中占有舉足輕重的地位，尤其核心路由器的性能更是決定了網(wǎng)絡(luò )的吞吐能力。以硬件機制實(shí)現的IP數據包交換技術(shù)使得現代路由器的性能遠遠超越以軟件機制實(shí)現數據包轉發(fā)的傳統路由器。而數據包交換的核心技術(shù)在于高速交換背板的調度算法和高速互連及傳輸技術(shù)。對交換背板的測試也集中在這兩點(diǎn)上：調度算法的測試和高速背板傳輸性能的測試。

交換背板的性能指標為：具有8個(gè)輸入/輸出功能的端口；每個(gè)端口的串行數據傳輸速率為1.25Gbps，通過(guò)8×8的交換開(kāi)關(guān)，整個(gè)背板的累計交換速率達到10Gbps（8×1.25Gbps）；在背板上交換的為定長(cháng)包（信元）；數據包的傳輸包括單播和組播兩種方式。系統工作在同步方式，工作頻率為125MHz。

測試系統包括交換卡、線(xiàn)路卡、控制卡和背板。交換卡的功能是實(shí)現調度算法并根據調度結果進(jìn)行數據連接配置；線(xiàn)路卡配合交換卡完成調度，實(shí)現系統的交換功能，并要根據調度結果進(jìn)行數據傳輸以檢驗背板傳輸誤碼率；控制卡對系統進(jìn)行管理，產(chǎn)生控制信號及一些命令參數控制系統的運行模式；背板是數據及信號傳輸的媒介，它決定了系統的數據傳輸性能。

按照功能劃分，系統可以分為：調度模塊，傳輸模塊，時(shí)鐘模塊和控制模塊。以下分別介紹這幾個(gè)模塊的設計實(shí)現。

系統采用的調度算法是ESLIP算法，調度器在中央交換卡上實(shí)現，線(xiàn)路卡配合交換卡實(shí)現調度功能。每個(gè)線(xiàn)路卡上均存放一組隨機數，代表了每個(gè)時(shí)隙(time slot，信元傳輸周期)新到信元的信息，線(xiàn)路卡根據此信息和交換卡發(fā)來(lái)的調度結果決定下一時(shí)隙向交換卡發(fā)送的調度請求，交換卡收集各線(xiàn)路卡發(fā)來(lái)的調度請求，產(chǎn)生調度結果和交叉開(kāi)關(guān)的配置信息。結構如圖1所示：

在每個(gè)時(shí)隙結束，交換卡根據調度結果決定交叉開(kāi)關(guān)的配置，線(xiàn)路卡根據調度結果決定發(fā)送和接收的數據。系統初始化時(shí)，各線(xiàn)路卡上的DSP將要發(fā)送的數據寫(xiě)入SRAM中；傳輸開(kāi)始后，發(fā)送模塊根據調度結果向發(fā)送存儲器發(fā)送數據，接收模塊也根據調度結果將數據寫(xiě)入接收存儲器中，并行發(fā)送數據經(jīng)過(guò)千兆位收發(fā)器轉換為1.25Gbps的串行數據，通過(guò)背板→交叉開(kāi)關(guān)→背板到達目的端口，再經(jīng)收發(fā)器的串/并轉換寫(xiě)入接收存儲器中；當線(xiàn)路卡上的接收存儲器寫(xiě)滿(mǎn)后，不再接收數據，向DSP發(fā)中斷請求，DSP開(kāi)始檢測誤碼。如圖2所示。

系統工作在同步方式，所有時(shí)鐘均由交換卡上的一個(gè)時(shí)鐘源產(chǎn)生分配到各個(gè)線(xiàn)路卡。

16MHz的晶振產(chǎn)生時(shí)鐘信號，經(jīng)鎖相環(huán)鎖定在125MHz，再通過(guò)1：8的時(shí)鐘驅動(dòng)器驅動(dòng)，經(jīng)背板傳送到各個(gè)線(xiàn)路卡。線(xiàn)路卡接收并驅動(dòng)調度模塊和控制模塊，以及作為千兆位收發(fā)器的參考時(shí)鐘。為保證和數據同步，接收模塊所用時(shí)鐘為收發(fā)器從串行接收數據恢復的時(shí)鐘。

控制卡控制系統的運行模式。每次檢測開(kāi)始時(shí)，控制卡發(fā)出系統復位信號，并向各線(xiàn)路卡發(fā)出命令及參數，用于控制數據類(lèi)型及調度信息類(lèi)型等。線(xiàn)路卡根據這些命令和參數進(jìn)行板內的初始化，初始化結束后,控制卡發(fā)出啟動(dòng)信號，開(kāi)始進(jìn)行數據傳輸。檢測到所有線(xiàn)路卡的接收存儲器寫(xiě)滿(mǎn)后，一次傳輸結束，控制卡讀出各線(xiàn)路卡的誤碼率并開(kāi)始新一輪的傳輸。系統工作流程如圖3所示：

在系統設計中，為了盡可能的提高系統性能，減少設計的復雜性，一方面，大量使用可編程邏輯芯片(FPGA和EPLD)，充分利用其內部資源，盡可能的利用其仿真工具驗證設計的正確性，簡(jiǎn)化設計并節約成本；另一方面，使用高性能的集成芯片，如AMCC公司生產(chǎn)的S2064千兆位收發(fā)器和S2016交叉開(kāi)關(guān)等，保證設計的正確性和可靠性。而且，設計階段充分利用信號完整性仿真工具進(jìn)行模擬分析，尤其是高速信號，背板布線(xiàn)的設計、千兆位收發(fā)器的設計、接插件的選擇與設計等都經(jīng)過(guò)了充分的模擬與論證。這些工作為系統設計提供了充分的依據。

實(shí)際運行和測試表明，系統正確的實(shí)現了調度算法，檢驗了系統的交換性能；實(shí)現了單線(xiàn)1.25Gbps速率的高速數據傳輸和交換，誤碼率小于10e-14，檢驗了信號在背板上的傳輸質(zhì)量。系統的交換性能和傳輸能力達到了Cisco 12008路由器的水平?！?/font>