<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 國際視野 > 市場(chǎng)分析 > 英特爾宣布公司40年來(lái)最大的架構變革

英特爾宣布公司40年來(lái)最大的架構變革

作者:EEPW 時(shí)間:2023-12-22 來(lái)源:EEPW 收藏

在2023年的“ Everywhere”活動(dòng)上推出了對其處理架構的徹底更新,體現在其移動(dòng)Core Ultra處理器和將于2024年發(fā)布的桌面Core Ultra處理器中。這些架構將傳統高性能CPU核心與專(zhuān)用核心(用于低功耗任務(wù)、圖形加速和加速)結合在一起。在同一活動(dòng)上宣布的最新的第五代Xeon CPU側重于服務(wù)器性能,并添加了用于云加速的協(xié)處理器核心。

本文引用地址:http://dyxdggzs.com/article/202312/454187.htm

根據的公司愿景,AI處理的未來(lái)既在云端又在邊緣。該公司預測,到2028年,80%的個(gè)人電腦將成為“AI個(gè)人電腦”,配備有AI協(xié)處理器。

轉向神經(jīng)處理單元英特爾的AI協(xié)處理器被稱(chēng)為神經(jīng)處理單元(NPU),是其最新的重大創(chuàng )新。當與其他專(zhuān)用CPU核心結合時(shí),英特爾認為新處理器將提高整體性能,同時(shí)降低電力消耗并降低總體擁有成本(TCO)。

這些設備的多樣化架構結合了在基于芯片組的系統中組裝的多個(gè)專(zhuān)用核心。芯片組通過(guò)減少每個(gè)處理器的硅實(shí)際面積并優(yōu)化每個(gè)芯片組的用途的硅晶圓,實(shí)現了更高的產(chǎn)量。與大多數AI加速器一樣,英特爾的NPU在很大程度上依賴(lài)于乘累加(MAC)單元。MAC通過(guò)減少在存儲器和寄存器之間移動(dòng)數據的需要來(lái)加速復雜的乘法運算。

英特爾于2023年底發(fā)布了Xeon和移動(dòng)處理器,計劃在2024年推出使用英特爾4的桌面PC處理器。英特爾4工藝技術(shù)是一種7納米幾何工藝,英特爾聲稱(chēng)相比英特爾7工藝(10納米),它將使時(shí)鐘速度提高20%,功耗相同。Core Ultra和第五代Xeon是英特爾的第一款7納米處理器,也是自2019年以來(lái)的第一款具有更小工藝幾何的Core CPU。

從眾多相同的核心到定向的專(zhuān)用核心傳統的云AI處理使用圖形處理單元(GPU)和張量處理單元(TPU)進(jìn)行大規模的并行處理和矩陣數學(xué)優(yōu)化。因此,英特爾的主流CPU長(cháng)期以來(lái)一直包含GPU。在英特爾先前的架構中,主CPU核心負責處理所有計算負載,而不考慮計算負載的大小。這將導致低負載任務(wù)使用比必要更多的電力,并從高負載進(jìn)程中獲取CPU周期。它還將專(zhuān)業(yè)的數學(xué)密集型處理留給了主CPU核心,而這些核心并未針對專(zhuān)用操作進(jìn)行優(yōu)化。

英特爾的Xeon服務(wù)器處理器及其Core移動(dòng)和桌面CPU過(guò)去一直依賴(lài)于速度和優(yōu)化的軟件作為解決方法。新系統,具有多個(gè)專(zhuān)用核心,是與“一刀切”哲學(xué)的激進(jìn)背離,不再只增加相同核心的數量。

通過(guò)Gaudi3全面解決云AI除了新的NPU協(xié)處理器之外,英特爾還宣布了Gaudi2深度學(xué)習AI加速器的繼任者。Gaudi3 AI加速器面向云計算、大規模深度學(xué)習和生成式AI系統。英特爾聲稱(chēng),與Gaudi2相比,Gaudi3在BF16性能上提供了4倍的增長(cháng)。

BF16(腦浮點(diǎn))數字格式用于提高AI計算中的浮點(diǎn)數性能。它是IEEE 754 float32格式的16位變體。BF16保留了標準float32的8個(gè)指數位,但只保留了8個(gè)尾數有效數字位,而不是float32中的24位。AI更多地受益于使用16位數學(xué)帶來(lái)的速度增加,而不是因尾數精度減少而損失的性能。Gaudi3還將加倍網(wǎng)絡(luò )性能,并提供Gaudi2的1.5倍帶寬。

涉足云AI、邊緣AI和大型系統處理通過(guò)Xeon服務(wù)器CPU、工作站/筆記本CPU和Gaudi3加速器,英特爾已經(jīng)擴展其AI,幾乎涵蓋了所有關(guān)鍵的AI領(lǐng)域。Gaudi3將在大規模AI系統中找到用武之地。第五代Xeon將用于服務(wù)器農場(chǎng),將數據處理和傳統服務(wù)器活動(dòng)與加速的AI功能相結合。而Core Ultra移動(dòng)和桌面CPU將為個(gè)人用戶(hù)帶來(lái)AI。



關(guān)鍵詞: 英特爾 AI

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>