美國半導體研究聯(lián)盟推動(dòng)后硅晶技術(shù)基準比較

　　美國半導體研究聯(lián)盟(SRC)旗下?lián)碛?ldquo;納米電子研究創(chuàng )新聯(lián)盟”(Nanoelectronics Research Initiative;NRI)以及“半導體先進(jìn)技術(shù)研發(fā)網(wǎng)絡(luò )”(Semiconductor Technology Advanced Research Network;STARnet)等組織致力于開(kāi)發(fā)后矽晶時(shí)代的下一代技術(shù)，這些技術(shù)成果還將與IBM、英特爾(Intel)、美光(Micron)與德 州儀器(Texas Instruments;TI)等SRC的會(huì )員公司共享。

　　最近，SRC又在NRI與STARnet增加了一項結合并擴展研究基準的2年半計劃， 目的在于衡量并比較所有研究途徑的進(jìn)展及其優(yōu)缺點(diǎn)。喬治亞理工學(xué)院教授A(yíng)zad Naeemi負責主持這項衡量基準套件計劃。

　　“我們正著(zhù)眼于增強和補充互補金屬氧化物半導體(CMOS)和場(chǎng)效應電晶體(FET)的所有可用新興元件，”Naeemi說(shuō)，“CMOS正接近其微縮限制，因此全世界都在尋找可用的運算元素，以補強現有的矽晶基礎架構。我們的研究將會(huì )比較所有可能的選擇，包括其優(yōu)點(diǎn)、限制與瓶頸等。事實(shí)上，未來(lái)可能不是由單一 種技術(shù)主導，而是不同的元件類(lèi)型可能在不同的應用中運作的更好。”

　　根據NRI執行總監Tom Theis表示，這項新的基準測試計畫(huà)真正的好處在于確認哪一種可用的新元件最有希望以及為什么。該基準測試將符合三項設計原則：保持與現有技術(shù)的相容性;以新技術(shù)類(lèi)型擴展傳統元件;以及擴展直接測量每一種新元件取得優(yōu)點(diǎn)的方法。

　　智慧可擴展的全旋檢測電路用于辨識低功耗非布林(non-Boolean)模式。圖中顯示3畫(huà)素比較器單元

　　“我們已經(jīng)有一系列傳統的基準了——從NAND和NOR等標準的邏輯功能、加法器和乘法器等標準模組，以及像算術(shù)邏輯單元(ALU)等高層次功能，但我們現在 希望擴展該系列，使其涵蓋新裝置類(lèi)型所必須提供的功能，”Theis強調，“我們想開(kāi)發(fā)新的基準，它能夠延伸至新功能、代表1和0的新方法(如自旋)，或 像相變或電荷密度波的多體效應。”

　　據Theis表示，他們手中有一長(cháng)串新元件類(lèi)型的清單，每天都還有新的不斷加進(jìn)來(lái)，而且也想幫助其支持者(IBM、Intel、Micron與TI)盡快找到最可能實(shí)現成功的是哪一款。他們將為SRC成員公開(kāi)發(fā)布其研究結果，隨后也會(huì )分享給全球的工程社群。

　　Naeemi表示，他的研究小組目標在于擴大基準的基礎，進(jìn)一步提升對于元件如何作業(yè)以及最適合哪些應用的工程瞭解。

　　“我們想強調的是，研究人員必須將努力專(zhuān)注于如何利用創(chuàng )新上，因為在這方面力求改善才是最有效率的，這不只對邏輯元件來(lái)說(shuō)是這樣，記憶體元件也是如此，”Naeemi說(shuō)：“極其重要的是把他們都放在一起，就能準確掌握每項研究，對于它們如何進(jìn)行也瞭若指掌。”

　　利用穿隧、鐵電、磁電與旋矩技術(shù)的32位元加法器所表現的能量與延遲

　　目前一些已經(jīng)進(jìn)行基準測試的新元件包括像電晶體般可作業(yè)于超低電壓下的元件(因而也十分低功耗)、不至于像FET那樣結合記憶體與邏輯功能的非揮發(fā)磁性元件，以及“運算”像人腦神經(jīng)網(wǎng)絡(luò )的非布林類(lèi)比元件。

　　該基準測試計劃將進(jìn)行到2017年底。