北京大學(xué)公開(kāi)存儲器專(zhuān)利

存儲器是電子信息處理系統中不可或缺的組成部分。在過(guò)去，依靠CMOS工藝的不斷進(jìn)步，存儲器的性能得以不斷提高。

但近年來(lái)，一方面，尺寸微縮導致的晶體管漏電問(wèn)題越來(lái)越嚴重，在增大存儲器功耗的同時(shí)，惡化了存儲單元的保持特性，存儲器的發(fā)展遇到較為明顯的瓶頸；另一方面，人工智能和物聯(lián)網(wǎng)等領(lǐng)域的快速發(fā)展又對存儲器的容量速度以及功耗等性能指標提出了更高的要求。

在這樣的背景下，由于嵌入式鐵電隨機存取存儲器(Embedded Ferroelectric Random Access Memory，eFeRAM)具有非易失、高密度、低功耗以及讀取速度快等特點(diǎn)，可提高系統的整體性能，因此，嵌入式鐵電隨機存取存儲在近年來(lái)備受關(guān)注。

近日，北京大學(xué)公開(kāi)了一項名為“一種鐵電隨機存取存儲器陣列及其控制方法”的專(zhuān)利，公開(kāi)號CN117672288A，申請時(shí)間為2023年12月15日。

該據國家知識產(chǎn)權局公告的高專(zhuān)利摘要顯示，該發(fā)明提供了一種鐵電隨機存取存儲器陣列及其控制方法，屬于半導體存儲器技術(shù)領(lǐng)域。

該發(fā)明包括由基本陣列沿橫向、縱向重復排列而成的總體陣列，基本陣列包括存儲單元、字線(xiàn)、控制線(xiàn)、基本板線(xiàn)、總體板線(xiàn)、基本位線(xiàn)和總體位線(xiàn)，由存儲單元沿橫向、縱向重復排列成矩陣結構；存儲單元包括一個(gè)晶體管和一個(gè)鐵電電容器，晶體管的柵極接字線(xiàn)、漏極接位線(xiàn)、源極接鐵電電容器上極板，鐵電電容器下極板接板線(xiàn)。

該發(fā)明還提供了對該鐵電隨機存取存儲器陣列進(jìn)行數據寫(xiě)入、數據讀出和數據重寫(xiě)的控制方法。此外，該發(fā)明層次化的設計方法，可以在不犧牲讀出時(shí)間與讀出窗口的前提下，增大鐵電隨機存取存儲器陣列的規模。