多通道同步數據采集及壓縮系統的設計方案

　　1 引言

　　現代遙測系統中為了盡可能少地占用傳輸時(shí)間和存儲空間，在有限的信道容量?jì)葌鬏敻嗟挠杏眯畔?，采用數據壓縮技術(shù)，有助于降低功率和帶寬要求，改善通信效率。這里提出一種基于DSP與CPLD的多通道同步數據采集與壓縮系統設計方案，該系統應用于遙測多路噪聲數據，其中多通道同步數據采集可實(shí)現同時(shí)測量信號。并進(jìn)行相關(guān)分析后，得到信號間的相關(guān)信息，而DSP內嵌的數據壓縮算法實(shí)現其數據壓縮的功能。

　　2 系統的硬件結構

　　2．1 系統設計思路

　　圖1為系統設計的硬件框圖?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/CPLD">CPLD和DSP的多通道同步數據采集及壓縮系統主要由數據采集模塊、數據處理模塊以及數據接口模塊3部分構成。前端由傳感器輸人的模擬信號經(jīng)信號調理模塊的整形放大后，輸入到 A／D轉換模塊中，模擬量轉變?yōu)閿底至?，可編程邏輯器?CPLD1)控制A／D轉換器，按照設定的采樣率采集數據，將采集到的數據通過(guò)總線(xiàn)寫(xiě)入 FIFO，FIFO半滿(mǎn)時(shí)．發(fā)送一次半滿(mǎn)信號，即DSP的中斷，DSP接收到中斷后立即將一幀數據從FIFO中讀人到數據處理模塊。DSP將其采集的數據高速壓縮后寫(xiě)入到接口模塊，再由可編程邏輯器件(CPLD2)通過(guò)RS-422總線(xiàn)將數據傳送至遙測系統，做進(jìn)一步分析。

　　2．2 器件選型

　　2．2．1 A／D轉換器ADS8365

　　該系統的A／D轉換模塊選用TI公司的 ADS8365型A／D轉換器，該件支持6通道信號差分輸入，有3組信號采集控制端，每組控制2路信號，16位精度，每通道的轉換速度高達250 kHz。支持高速并行數據輸出接口，數據輸出接口包括直接地址選擇模式、CYCLE模式、FIFO模式。

　　2．2．2 復雜可變程邏輯器件(CPLD)XCR3256XL

　　采用CPLD控制各個(gè)接口，這里選用 XCR3256XL型CPLD，它是Xilinx公司的CoolRunner系列的高性能復雜可編程邏輯器件(CPLD)。該器件具有如下特點(diǎn)：采用 COMSEEPROM制造工藝技術(shù)；內置標準JTAG接口，支持3．3 V在系統可編程(ISP)；3．3 V電源，集成密度為6 000個(gè)可用門(mén)；引腳間延時(shí)7．5 ns．系統頻率高達140 MHz。同分離邏輯器件相比，單片CPLD實(shí)現邏輯控制功能，簡(jiǎn)化電路設計，提高系統可靠性。另外，XCR3256XL具有在系統可編程的功能，只需一根下載電纜連接至目標板上，可方便實(shí)現多次重復編程，大大方便電路調試。

　　2．2．3 數字信號處理器(DSP)TMS320C6713B

　　該系統設計的DSP選用TMS320C6713B，該器件TI公司推出的TMS320C67xx系列浮點(diǎn)DSP中的一款。它采用改進(jìn)型哈佛結構，具有運算速度快、功耗小和性?xún)r(jià)比高等特點(diǎn)。其體系結構采用 Veloci TI超長(cháng)指令字VLIW(Very Long Instruction Word)結構。每周期執行8條32位指令，支持32／64位數據。采用類(lèi)RISC指令集，具有300 MHz、3．3 ns指令周期的運行速度和2 400 MI／s或1 800 MFLOPS的處理能力適用于高速信號處理。為了加快處理速度，DSP內核采用2級CACHE，其中L1級CACHE分為4 KB直接程序CACHE和4 KB數據CACHE(分為2路)；L2級CACHE分為64 KB統一存儲器和192 KB附加存儲器。其內部有16通道EDMA控制器，能夠高速處理幾乎所有I／O和存儲器的接口問(wèn)題，大大提高器件吞吐速度。外部總的存儲器地址空間最大 512MB，數據寬度為32 b，可支持SBRAM，SDRAM，SRAM，Flash和EPROM。TMS320C6713與外部I／O接口通過(guò)FFA構造的I／O端口、HPI口、多緩沖串口(McBSP)、SPI口等幾種方式實(shí)現。與專(zhuān)用的硬件壓縮器件相比，TMS320C6713B可方便實(shí)現數據壓縮。以及系統升級和配置靈活。

　　3 CPLD部分設計

　　3．1 CPLD1控制部分

　　CPLD1控制ADS8365包括控制A/D轉換器的采樣率以及數據量化輸出模式等，同時(shí)控制CS信號可有效抑制噪聲；系統時(shí)鐘輸入為50 MHz，CPLD1對其分頻產(chǎn)生5 MHz時(shí)鐘以觸發(fā)A／D轉換器。程序通過(guò)控制A/D轉換器的HOLDX來(lái)啟動(dòng)A／D轉換；控制A／D轉換器的ADD來(lái)控制其輸出通道信息，控制A／D轉換器的ADDRESS控制其數據輸出工作模式?？紤]DSP內程序算法每次判斷通道信息會(huì )增加DSP運算負擔，故設置A／D轉換無(wú)通道信息，A／D轉換器工作在CYCLE模式下，A/D轉換后的數據按通道號順序循環(huán)輸出，DSP可根據順序性直接判定數據的具體通道。圖2為CPLD1控制ADS8365電路。

　　CPLD1控制DSP主要包括DSP復位設置，看門(mén)狗設置，DSP控制信號與CE空間組合邏輯控制讀FIFO1等。