基于FPGA的LED大屏幕控制系統的設計實(shí)現

　　(2)亮度調節

　　本文在現有脈寬調制亮度調節技術(shù)[5]上提出了改進(jìn)的亮度調節方案。本系統選用120 MHz的時(shí)鐘作為脈寬計數器的驅動(dòng)時(shí)鐘，所以可以產(chǎn)生至少9 ns寬的脈沖。根據LED屏幕的驅動(dòng)理論，選用9 ns作為最低亮度的最低灰度級的脈沖寬度，選用12灰度級時(shí)最高灰度級的脈沖寬度為9×211 ns。設豎直串行需要移2 560個(gè)數據，本系統選用12 MHz的屏幕數據移位時(shí)鐘，則2 560個(gè)數據移入屏幕需要213 μs，在灰度級脈沖寬度時(shí)間小于213 μs時(shí)，就需要等待數據移入屏幕，而在灰度級脈沖寬度時(shí)間大于213 μs時(shí)，數據移位則需要等待脈沖寬度計數完成。調節亮度是對每一個(gè)灰度級的脈沖寬度乘上一個(gè)相同的系數。以64級亮度控制為例，最高亮度時(shí)最低灰度級的脈沖寬度為9×64 ns，最高灰度級的脈沖寬度為9×211×64 ns。采用脈沖寬度調制方式實(shí)現灰度控制，則掃描完一幀圖像所需要時(shí)間由式(7)計算得出：

　　213 μs×9+294.912μs+0.589 824 ms+1.1796 48 ms=3.981 384 ms (7)

　　本系統接收的視頻源的刷新率為60 Hz，為了避免幀間圖像撕裂的現象出現，LED顯示屏的刷新率是視頻源刷新率的整數倍。視頻源的換幀時(shí)間為16.6 ms，LED顯示可以在這個(gè)時(shí)間內讀取同一幀數據進(jìn)行屏幕刷新，根據上面的計算結果有 3.981 384×416.6 ms，即可得出LED顯示屏的刷新率為60 Hz×4=240 Hz。

　　本文基于A(yíng)ltera的低成本Cyclone II 系列FPGA EP2CQ208C設計了一種高性能、低成本的LED大屏幕控制系統。通過(guò)改進(jìn)SDRAM乒乓式緩存方案既節省了FPGA的IO口，又提高了系統的靈活性。設計了一種基于FPGA的片內RAM和PC機軟件的反γ校正與灰度級設置方案，同時(shí)設計了在FPGA中實(shí)現的圖像對比度、亮度調節模塊。本系統最大可驅動(dòng)1 280×1 024分辨率LED屏幕，刷新率不低于240 Hz，且灰度級、反γ校正系數、亮度、對比度等均可通過(guò)PC機軟件靈活調節。為了實(shí)現屏幕驅動(dòng)面積、LED屏幕刷新率的靈活設置，今后的工作將深入討論這幾方面之間的關(guān)系以及各種設置在FPGA中的實(shí)現。

　　參考文獻

　　[1] 王臣凱．LED大屏幕同步顯示系統硬件設計及實(shí)現[Ｄ]．大連理工大學(xué)碩士學(xué)位論文，2008.

　　[2] 黃家善，張平均，陳建順．基于千兆以太網(wǎng)的LED顯示屏關(guān)鍵技術(shù)分析與實(shí)現[Ｊ]．福建師范大學(xué)學(xué)報，2006(3)．

　　[3] 續天翔．LED圖象顯示屏Gamma校正及在FPGA中的實(shí)現［Ｊ］．機械管理開(kāi)發(fā)，2008(12).

　　[4] 孟麗瑩，成亮，閆國梁，等．基于CPLD的視頻對比度調節硬件實(shí)現[Ｊ]．科技情報開(kāi)發(fā)與經(jīng)濟，2008．

　　[5] 王麗莉，董金明．LED全彩屏脈沖打散顯示方案[J]．電子測量與技術(shù)，2006(8)．