基于FPGA的LED大屏幕控制系統的設計實(shí)現
加入技術(shù)交流群
2 SDRAM乒乓式緩存的優(yōu)化
傳統的基于SDRAM的乒乓式緩存方案[1，2]都存在著(zhù)數據讀寫(xiě)操作復雜或者數據結構調整局限性大的缺點(diǎn)。結合現有方案的優(yōu)點(diǎn)，本文提出了圖2所示的SDRAM數據緩存方案。
本系統的發(fā)送卡設計目標是最大支持1280×1024分辨率、60 Hz刷新率的全彩數據發(fā)送，此時(shí)的像素頻率為：
即本方案滿(mǎn)足系統數據吞吐量的要求。由于兩個(gè)SDRAM中存儲相同數據，具有相同格式，所以SDRAM讀寫(xiě)模塊可以同時(shí)向兩個(gè)SDRAM中寫(xiě)入或讀出顯示數據，這樣兩塊SDRAM可以共用地址線(xiàn)，從而節省數十個(gè)FPGA IO端口，這是本方案的一大優(yōu)點(diǎn)。同時(shí)每塊SDRAM中劃分了兩個(gè)區，用以存放連續的兩幀圖像，可以根據LED顯示屏的具體要求，從SDRAM中讀出顯示數據，滿(mǎn)足系統靈活性的要求。
評論