新一代0.30毫米間距芯片級封裝（CSP）面臨的組裝和設計挑戰

　　引言

　　由于手持設備永無(wú)止境的小型化和需要更先進(jìn)的功能，應對小型化的能力對于滿(mǎn)足這些要求至關(guān)重要。小型化可以通過(guò)多種方式實(shí)現，而本文將探討0.30毫米間距的芯片級封裝。關(guān)鍵是確保組裝的幾個(gè)選擇可以實(shí)現，并且應被看作技術(shù)工具盒。封裝內有源元件的裸片堆疊是提高印刷電路板組裝(PCBA)每個(gè)單元區功能的一種方式。但是，創(chuàng )建堆疊的裸片解決方案存在一些缺點(diǎn)。

　　首先，這個(gè)方法是一個(gè)定制解決方案。如果任何用到的裸片發(fā)生變化，則需要評估裸片堆疊以確定封裝是否需要改變，例如，裸片縮小可能改變整個(gè)封裝的結構。第二，如果封裝內的一個(gè)或多個(gè)裸片出現故障，整個(gè)單元必須廢棄，這會(huì )導致成本增加，這就是著(zhù)名的“復合良率”問(wèn)題。最后，協(xié)調多家半導體供應商為封裝廠(chǎng)提供裸片以進(jìn)行裸片堆疊也是極具挑戰性的任務(wù)。

　　堆疊封裝(PiP)是提高印刷電路板組裝(PCBA)每個(gè)單元區功能的另外一種方式。PiP類(lèi)似于裸片堆疊，但不是堆疊裸片，而是基帶封裝和內存封裝等完整的封裝進(jìn)行堆疊并放入模具。這讓內存能夠在堆疊之前進(jìn)行全面測試，但通常封裝成本高于堆疊裸片或PoP配置。

　　在PoP流程中，一個(gè)元件在單SMT流程中放到另外一個(gè)封裝上，以便全面利用產(chǎn)品的三個(gè)維度。底部元件的頂端的焊盤(pán)類(lèi)似于印刷電路板上方用于連接頂端封裝的焊盤(pán)，每個(gè)封裝是一個(gè)單元，可以作為目前常規的集成電路封裝進(jìn)行全面測試，其良品率與目前常見(jiàn)的良品率相當。堆疊的封裝可以在傳統SMT環(huán)境中處理，包含幾個(gè)立即可用的升級。因此，封裝堆疊實(shí)現了可配置的組件，并在供應鏈中帶來(lái)更高的靈活性。它可用于內存應用或包含內存的處理器，加快上市時(shí)間并更好地管理封裝測試和復合良率問(wèn)題。

　　縮小間距無(wú)疑是有源元件最重大的挑戰之一，但這是實(shí)現小型化非常有效的方式。目前的主流是0.4-0.5毫米間距，0.3毫米間距正在到來(lái)。從0.5毫米到0.4毫米主要給設計、絲網(wǎng)印刷以及印刷電路板的質(zhì)量帶來(lái)了多個(gè)挑戰。對于0.3毫米間距，有很多問(wèn)題需要在投產(chǎn)前予以解決。兩個(gè)關(guān)鍵問(wèn)題是確定是否適用絲網(wǎng)印刷或焊液/焊膏浸漬以及是否需要氮氣或更好的東西。

　　測試臺與材料

　　本研究中的測試臺類(lèi)似于手機，但基于有關(guān)外部尺寸的IPC跌落測試臺JESD22-B111。面板尺寸為132mmx77mm(圖1)，由三個(gè)完全相同的部分組成。該電路板的表面涂層是有機表面防腐劑(OSP)，印刷電路板的一側使用了阻焊層限定(SMD)焊盤(pán)，而另一側使用非阻焊層限定(NSMD)焊盤(pán)。

　　用作測試臺的印刷電路板有四層，在外層使用無(wú)鹵素附樹(shù)脂銅皮(RCC)以實(shí)現更高質(zhì)量的微孔，內層使用無(wú)鹵素FR4，整個(gè)印刷電路板的厚度是0.788毫米。由于銅焊盤(pán)很小，非阻焊層限定為0.20毫米而阻焊層限定為0.25毫米——而且需要很小的微孔，我們決定使用銅填充的微孔。

　　在之前對0.40毫米間距CSP的研究中，我們看到絲網(wǎng)印刷效果更好，因為焊膏有更大的粘貼面積，而所謂的微孔帶來(lái)的空間或多或少地消失在CSP和BGA隆起的連接處(圖2)。0.30毫米間距CSP元件(圖3)是菊鏈形式，涵蓋所有焊點(diǎn)。

　　焊膏選擇

　　我們的所有研究均使用4型SAC 305(Sn96.5Ag3Cu0.5)無(wú)鹵素焊膏，是廣泛地評估了印刷能力、間隙、隆起、焊點(diǎn)、浸潤和SIR(表面絕緣電阻)之后做出的。