半導體「權力游戲」：GAAFET

北京大學(xué)團隊研發(fā)出全球首款二維 GAAFET 晶體管，以鉍材料突破接觸電阻量子極限，開(kāi)啟后摩爾時(shí)代。這項成果在《自然》發(fā)表，實(shí)測性能超越國際巨頭，二維堆疊技術(shù)使中國半導體站上 1 納米制程競爭最前沿。

近年來(lái)，隨著(zhù)半導體行業(yè)的不斷發(fā)展，摩爾定律逐漸失效，使得人們越來(lái)越難以改進(jìn)芯片制造工藝。許多人認為全環(huán)繞柵極（GAA）架構工藝推動(dòng)了芯片工藝的發(fā)展。

后摩爾定律時(shí)期，AI 芯片又如何發(fā)展？

如何走向 GAAFET

在 GAA 之前，半導體制造工藝主要經(jīng)歷了兩個(gè)重要時(shí)期：平面場(chǎng)效應晶體管（PlanarFET）和鰭式場(chǎng)效應晶體管（FinFET）。20 世紀 50 年代末，貝爾實(shí)驗室開(kāi)發(fā)了 MOS 管，正式宣告計算機中電子管時(shí)代的終結。隨后的 50 年里，人們努力將平面場(chǎng)效應晶體管工藝改進(jìn)至 20 納米，但發(fā)現突破 20 納米工藝瓶頸十分困難。2000 年，加州大學(xué)伯克利分校的胡晨明教授引入了一種新的場(chǎng)效應晶體管結構，稱(chēng)為 FinFET。顧名思義，其結構類(lèi)似鰭。FinFET 在芯片制造過(guò)程中突破了 20 納米的關(guān)鍵工藝節點(diǎn)，并在近年來(lái)將芯片工藝發(fā)展到了 5 納米以下。然而，目前的 FinFET 工藝只能發(fā)展到 2 納米，仍處于研發(fā)階段。大多數人對將 FinFET 工藝提升至 2 納米以下并不樂(lè )觀(guān)。因此，另一種高性能結構 GAAFET 應運而生，被認為可以取代 FinFET 并延續摩爾定律。

與傳統的 FinFET 相比，后者僅覆蓋通道的三面，而 GAAFET 的情況下，以納米線(xiàn)通道設計為例，整個(gè)通道輪廓完全被柵極覆蓋，表明柵極對通道的控制更為出色。

2022 年，三星首次采用 GAA 技術(shù)突破了鰭式場(chǎng)效應晶體管 (FinFET) 的性能限制，通過(guò)降低電源電壓水平來(lái)提高功率效率，同時(shí)通過(guò)增加驅動(dòng)電流能力來(lái)增強性能。三星正在率先將納米片晶體管應用于高性能、低功耗計算應用的半導體芯片，并計劃將其擴展到移動(dòng)處理器。三星電子總裁兼晶圓代工業(yè)務(wù)負責人崔時(shí)永博士表示：「隨著(zhù)我們不斷展現在下一代技術(shù)應用于制造業(yè)方面的領(lǐng)導地位，例如晶圓代工行業(yè)首款高 K 金屬柵極 (High-K Metal Gate)、鰭式場(chǎng)效應晶體管 (FinFET) 以及極紫外光 (EUV) 技術(shù)，三星實(shí)現了快速發(fā)展。我們力求憑借全球首款采用 MBCFET 的 3 納米工藝，繼續保持這一領(lǐng)先地位。我們將繼續在競爭性技術(shù)開(kāi)發(fā)方面積極創(chuàng )新，并建立有助于加快技術(shù)成熟的流程?！?/p>

三星的專(zhuān)有技術(shù)利用具有更寬通道的納米片，與使用具有更窄通道的納米線(xiàn)的 GAA 技術(shù)相比，可實(shí)現更高的性能和更高的能源效率。利用 3nm GAA 技術(shù)，三星將能夠調整納米片的通道寬度，以?xún)?yōu)化功耗和性能，滿(mǎn)足各種客戶(hù)需求。此外，GAA 的設計靈活性對于設計技術(shù)協(xié)同優(yōu)化 (DTCO) 非常有利，有助于提升功率、性能、面積 (PPA) 優(yōu)勢。與 5nm 工藝相比，第一代 3nm 工藝可將功耗降低高達 45%，性能提高 23%，面積減少 16%，而第二代 3nm 工藝則可將功耗降低高達 50%，性能提高 30%，面積減少 35%。

相對于 FinFET 的優(yōu)勢

1. 柵極控制與功耗特性

GAAFET 通過(guò)三維環(huán)繞柵極結構（Gate-All-Around）實(shí)現了溝道控制能力的質(zhì)的飛躍。相較于 FinFET 的二維接觸，GAAFET 柵極對溝道的靜電控制顯著(zhù)增強，從而有效降低漏電流，使整體功耗優(yōu)于 FinFET。

2. 交流頻率性能對比

在交流頻率表現上，納米片（NS）GAAFET 的設計參數對其性能起決定性作用；

更寬且更薄的納米片通過(guò)優(yōu)化有效電流與電容的平衡，性能超越 FinFET；

傳統方形納米線(xiàn)（NW）GAAFET 因載流子遷移率受限，頻率響應弱于 FinFET。

3. 器件面積優(yōu)化潛力

NS GAAFET 通過(guò)堆疊更寬、更薄的納米片結構，在相同 Weff 下可實(shí)現比 FinFET 更緊湊的器件布局；

單層納米片 GAAFET 在固定堆疊間距下，面積效率高于雙層結構；

通過(guò)三維堆疊設計，NS GAAFET 可進(jìn)一步突破 FinFET 的面積限制，為高密度集成提供更大潛力。

另外，GAAFET還有可擴展性?xún)?yōu)勢：熱管理與電子遷移特性

1. 熱效應抑制能力

GAAFET 的低功耗運行特性使其在大多數工作場(chǎng)景下發(fā)熱量顯著(zhù)低于傳統 FinFET。其全環(huán)繞柵極（GAA）結構不僅增強了柵極控制能力，還優(yōu)化了散熱路徑，有效降低了器件內部的熱積累，從而提升了抗熱效應能力，確保高性能下的穩定性。

2. 電子遷移抗性?xún)?yōu)化

GAAFET 的三維柵極包裹溝道設計大幅增強了載流子控制能力：通過(guò)抑制漏電流，顯著(zhù)降低電子遷移（Electromigration）風(fēng)險；

在相同制程節點(diǎn)下，相較于 FinFET，GAAFET 的電子遷移率更低，進(jìn)一步減少功耗損失，延長(cháng)器件壽命。

3. 綜合可擴展性?xún)?yōu)勢

得益于上述特性，GAAFET 在功耗、頻率、面積、熱管理及可靠性方面均展現出優(yōu)異的可擴展性（Scalability），使其成為先進(jìn)制程（如 3nm 及以下）的關(guān)鍵技術(shù)路徑。

GAAFET 將是未來(lái)幾年半導體行業(yè)的絕對領(lǐng)先技術(shù)但其發(fā)展仍面臨諸多挑戰。這種新一代晶體管在低工藝節點(diǎn)上具有顯著(zhù)優(yōu)勢，然而其復雜的立體結構、嚴苛的材料要求以及與現有技術(shù)平臺的不兼容性，導致研發(fā)進(jìn)程異常緩慢。目前全球僅有臺積電（TSMC）和三星兩家巨頭具備量產(chǎn)能力，凸顯了該技術(shù)的高門(mén)檻特性。

當前 GAAFET 領(lǐng)域的競爭格局暗流涌動(dòng)。在高端芯片需求持續爆發(fā)的背景下，蘋(píng)果、英特爾等科技巨頭對先進(jìn)制程的渴求與日俱增。臺積電與三星的技術(shù)角力已進(jìn)入白熱化階段，任何一方若能在良率或性能上取得突破，都將重塑全球芯片供應格局。這種競爭不僅關(guān)乎企業(yè)利益，更將決定各國在下一代半導體技術(shù)中的話(huà)語(yǔ)權。

然而，GAAFET 的產(chǎn)業(yè)化之路依然任重道遠。要實(shí)現穩定量產(chǎn)，需要跨越包括極紫外光刻（EUV）設備升級、設計工具鏈重構、材料體系革新在內的多重技術(shù)鴻溝。這些挑戰既需要數百億美元的持續投入，更有賴(lài)于整個(gè)產(chǎn)業(yè)生態(tài)的協(xié)同創(chuàng )新。從實(shí)驗室突破到規?；a(chǎn)，GAAFET 技術(shù)仍需經(jīng)歷漫長(cháng)的優(yōu)化過(guò)程。唯有通過(guò)全產(chǎn)業(yè)鏈的通力合作，才能最終實(shí)現高性能、高良率與成本控制的平衡，為后摩爾時(shí)代的信息技術(shù)發(fā)展奠定堅實(shí)基礎。

一葉知秋：后摩爾時(shí)代的 AI 芯片

從 GAAFET 的火熱可以反映出后摩爾時(shí)代 AI 芯片的發(fā)展特征。

在后摩爾定律時(shí)代，受傳統晶體管微縮限制的影響，AI 芯片開(kāi)發(fā)正經(jīng)歷重大變革。隨著(zhù) AI 工作負載日益復雜且數據密集，新的設計范式應運而生，旨在維持性能提升和效率提升，而非僅僅依賴(lài)提高晶體管密度。

AI 硬件不再依賴(lài)「一刀切」的方案，而是不斷發(fā)展，除了通用 CPU 之外，還包含專(zhuān)用處理單元（GPU、TPU 和 NPU）。這種方法使 AI 系統能夠將特定任務(wù)分配給最合適的硬件，從而優(yōu)化機器學(xué)習推理、訓練和邊緣計算的性能。針對自然語(yǔ)言處理或計算機視覺(jué)等任務(wù)量身定制的領(lǐng)域特定架構，也能通過(guò)降低計算開(kāi)銷(xiāo)和延遲來(lái)提高效率。

將人工智能算法直接集成到硬件中是另一個(gè)關(guān)鍵轉變。傳統上，人工智能模型依靠軟件優(yōu)化來(lái)實(shí)現性能提升，但深度學(xué)習模型日益復雜，要求硬件和軟件之間更緊密地集成。如今，人工智能加速器內置了對神經(jīng)網(wǎng)絡(luò )運算的支持，無(wú)需進(jìn)行大量的軟件調優(yōu)，即可實(shí)現更快、更高效的處理。這一趨勢在邊緣人工智能設備中尤為明顯，因為在這些設備上，能效和實(shí)時(shí)推理能力至關(guān)重要。

人工智能芯片開(kāi)發(fā)的未來(lái)將依賴(lài)于相互補充的多種計算框架。同時(shí)，熱力學(xué)計算為隨機計算提供了實(shí)用性，而光子計算則為增加通信帶寬提供了短期解決方案。它們在未來(lái)的異構計算系統中都可能占有一席之地?？赡嬗嬎?、熱力學(xué)模型和光子解決方案等新興范式可能會(huì )在此類(lèi)系統中共存，以應對不同的人工智能工作負載。

量子計算和神經(jīng)形態(tài)計算等新興技術(shù)或將重塑人工智能芯片的發(fā)展。量子計算有望以比現有系統更快的速度解決復雜問(wèn)題，而神經(jīng)形態(tài)芯片則模擬人腦的工作方式，以更低的能耗提供卓越的人工智能性能。雖然它們都還無(wú)法取代現有的人工智能硬件，但目前正在對其進(jìn)行深入研究，并可能引領(lǐng)未來(lái)的突破。

隨著(zhù)晶體管規?？s小帶來(lái)的收益遞減，光子計算和量子計算等新興技術(shù)正在為人工智能硬件打開(kāi)新的大門(mén)。

隨著(zhù)人工智能芯片開(kāi)發(fā)超越摩爾定律的傳統模式，行業(yè)正面臨一場(chǎng)巨變，其進(jìn)展取決于晶體管密度以外的其他因素。專(zhuān)用架構、異構計算和 3D 芯片堆疊方面的創(chuàng )新正在推動(dòng)性能提升，而能源效率和成本考量仍然至關(guān)重要。人工智能硬件的未來(lái)需要在這些進(jìn)步與制造復雜性和供應鏈約束的挑戰之間取得平衡。