ST和GlobalFoundries在法國Crolles附近的新工廠(chǎng)聯(lián)合推進(jìn)FD-SOI

意法半導體(ST)和GlobalFoundries (GF)剛剛簽署了一份諒解備忘錄，將在意法半導體位于法國Crolles的現有晶圓廠(chǎng)旁邊新建一座聯(lián)合運營(yíng)的300毫米半導體晶圓廠(chǎng)。新工廠(chǎng)將支持多種半導體技術(shù)和工藝節點(diǎn)，包括FD-SOI。ST和GF預計，該晶圓廠(chǎng)將于2024年開(kāi)始生產(chǎn)芯片，到2026年將達到滿(mǎn)負荷生產(chǎn)，每年生產(chǎn)多達62萬(wàn)片300毫米晶圓。

法國東南部的Crolles，距離意大利邊境不遠，長(cháng)期以來(lái)一直是FD-SOI發(fā)展的溫床。從許多方面來(lái)看，FD-SOI是一種技術(shù)含量較低的方法，可以實(shí)現FinFETs和GAA fet的一些優(yōu)勢，包括更高的速度、更低的功耗，以及由于導電溝道完全耗盡(未摻雜)，芯片上晶體管與晶體管之間的參數變化更小。更少的片內參數變化意味著(zhù)ic設計人員可以減少所需的設計裕量(包括電源電壓和時(shí)序),從而提高芯片速度，并通過(guò)降低所需的工作電壓來(lái)降低功耗。

加州大學(xué)柏克萊分校的胡正明博士和他的團隊早在1999年就根據DARPA的合約開(kāi)發(fā)了FinFETs。DARPA取消了這份合同，因為很明顯，平面場(chǎng)效應晶體管在運行了半個(gè)世紀后，隨著(zhù)尺寸越來(lái)越小，最終會(huì )耗盡氣體。DARPA尋求替代方案。

小型平面FET存在短溝道泄漏問(wèn)題，這使得FET無(wú)法完全關(guān)斷。FinFET相對于平面FET的優(yōu)勢在于fin FET架構在FET溝道的四個(gè)邊中的三個(gè)邊周?chē)鷺嫿藮艠O。這種布置允許來(lái)自柵極的電場(chǎng)更深地穿透到FET的傳導溝道中，這減少了短溝道泄漏，并且允許更好地控制通過(guò)溝道的電流。

隨著(zhù)平面FET尺寸的縮小，短溝道泄漏的幅度增加，導致功耗和散熱挑戰增加，并迫使半導體制造商采用FinFETs。早在2011年，英特爾就是第一家將finfet用于其22納米工藝節點(diǎn)的商業(yè)半導體公司，這比f(wàn)infet的首次開(kāi)發(fā)晚了十多年。FinFETs目前幾乎普遍用于采用20nm工藝節點(diǎn)或更新工藝節點(diǎn)制造的芯片。

然而，FinFETs現在已經(jīng)沒(méi)有氣體了。驅動(dòng)FinFET晶體管柵極的三個(gè)邊不再能實(shí)現所需的速度和低漏電流。我們現在必須驅動(dòng)FET柵極的所有四個(gè)邊，以獲得性能良好的晶體管。進(jìn)入GAAFETs，它已經(jīng)在三星的3納米工藝節點(diǎn)的晶圓廠(chǎng)生產(chǎn)。英特爾和TSMC也將分別為其英特爾20A和N22納米節點(diǎn)使用砷化鎵場(chǎng)效應晶體管。三星將其GAAFETs稱(chēng)為“多橋溝道fet”(MBC fet)；英特爾稱(chēng)它們?yōu)椤皫顖?chǎng)效應晶體管”；TSMC稱(chēng)之為納米片狀砷化鎵場(chǎng)效應晶體管。

像FinFETs一樣，GAAFETs是3D結構。GAAFET傳導通道不是由鰭片構成，而是由未摻雜的硅納米線(xiàn)、納米片或納米帶構成，這些納米線(xiàn)、納米片或納米帶非常薄，基本上是2D結構，采用原子層沉積(ALD)等先進(jìn)工藝技術(shù)制成。這些納米級導電溝道完全被GAAFET的柵極結構所封裝。

FD-SOI FET的超薄導電溝道不會(huì )遭受與體硅制成的平面FET相同的泄漏效應。圖片來(lái)源:意法半導體。 

FD-SOI fet具有本質(zhì)上是2D傳導溝道的東西，通過(guò)在薄的生長(cháng)的二氧化硅絕緣層上結合或施加非常薄的、非常均勻的硅層來(lái)創(chuàng )建。如果FD-SOI FET的導電溝道足夠薄，則位于導電溝道頂部的晶體管柵極的電場(chǎng)會(huì )完全穿透溝道，因此不需要像GAAFETs那樣在所有四個(gè)側面包圍溝道的柵極結構。

除了FD-SOI襯底之外，FD-SOI fet以類(lèi)似的方式制造，并且使用與制造平面fet相同的設備。GAA結構更復雜，需要使用昂貴的EUV光刻技術(shù)來(lái)制造所需的小結構。像FinFETs和GAA fet一樣，FD-SOI fet沒(méi)有短溝道泄漏問(wèn)題，并且它們不像GAA fet那樣需要EUV光刻。因此，你可以稱(chēng)FD-SOI晶體管為“幾乎全柵場(chǎng)效應晶體管”(GAAAFETs)。你可能會(huì )，但沒(méi)人會(huì )。

一個(gè)有趣的巧合是，由胡正明博士領(lǐng)導的同一加州大學(xué)伯克利分校團隊在1999年根據DARPA合同開(kāi)發(fā)了FinFET，同時(shí)根據同一DARPA合同開(kāi)發(fā)了非常類(lèi)似于FD-SOI FET架構的東西。胡把這第二種FET結構稱(chēng)為UTBSOI(超薄絕緣體上硅)。

與平面MOSFETs相比，FinFETs、GAAFETs和UTBSOI FETs具有許多優(yōu)勢:

• 更好的信號擺幅

• 對柵極長(cháng)度和漏極電壓不太敏感

• 沒(méi)有隨機的摻雜劑波動(dòng)，因為FinFETs鰭片、GAAFETs中的納米結構導電溝道和UTBSOI/FD-SOI fet中的薄導電溝道都是完全耗盡的——它們沒(méi)有摻雜

• 較高的導通電流和較低的泄漏

• 更低的Vdd和更低的泄漏，因此功耗更低

在FinFETs或GAAFETs和ut bsoi/FD-SOI fet之間至少有兩個(gè)重要的區別。首先，在FD-SOI FET的溝道下方添加反向偏置相對容易，這是通過(guò)晶圓上薄絕緣層下方的體硅襯底實(shí)現的。反向偏置允許您調整FET閾值電壓，調整性能和功耗。如果你決定變得非常奇特，你可以通過(guò)使用每個(gè)晶體管下的硅作為第二個(gè)柵極來(lái)調整芯片上的單個(gè)場(chǎng)效應晶體管。向FinFETs或GAAFETs添加反向偏置并不容易。第二，相對于FinFETs或GAAFETs，FD-SOI不會(huì )得到更小的晶體管，因此不會(huì )實(shí)現相同的晶體管密度。這是不需要昂貴的EUV光刻術(shù)的另一面。

FD-SOI處理仍然比傳統的平面IC處理昂貴，因為它需要特殊的FD-SOI晶片。它只是沒(méi)有制造小型FinFETs和GAAFETs所需的EUV光刻和其他3D處理技術(shù)昂貴。傳統的IC制造使用比FD-SOI晶片便宜得多的體硅晶片。FD-SOI晶片的主要供應商是位于Bernin的Soitec，它就在格勒諾布爾北部意法半導體Crolles fab complex的街道上。

巧合的是，Soitec、GF和ST以及CEA(法國替代能源和原子能委員會(huì ))在今年早些時(shí)候宣布了一項合作協(xié)議，共同定義FD-SOI行業(yè)的下一代路線(xiàn)圖。在該公告中，CEA主席Fran? ois Jacq表示:“CEA與意法半導體、Soitec和GlobalFoundries有著(zhù)……長(cháng)期的R&D深度合作歷史，并且一直非常積極地參與由歐盟委員會(huì )和成員國領(lǐng)導的旨在為FD-SOI建立完整生態(tài)系統的倡議，該生態(tài)系統包括材料供應商、設計公司、EDA工具提供商、無(wú)晶圓廠(chǎng)公司和最終用戶(hù)?！边@些是構成FD-SOI“平臺”的元素

7月份的ST/GF FD-SOI備忘錄公告還稱(chēng)，“ST和GF將獲得法國政府對新設施的重大財政支持。該工廠(chǎng)將為歐洲芯片法案的目標做出巨大貢獻，包括歐洲到2030年達到全球半導體產(chǎn)量20%的目標?！边@一聲明是歐洲對美國政府的一記猛擊，美國政府似乎在該國自己的芯片法案上拖后腿，這讓英特爾和TSMC等公司非常懊惱。然而，美國參眾兩院上周最終通過(guò)了該法案，預計美國總統喬·拜登將于本周簽署該法案使之成為法律。

看來(lái)法國正在大力發(fā)展FD-SOI，如果你不打算從ASML購買(mǎi)1.5億美元的EUV踏步機或下一代3億美元的“高NA”EUV踏步機，這是一個(gè)不錯的戰略。FD-SOI將FinFET和GAAFET的許多優(yōu)點(diǎn)賦予了一個(gè)便宜得多的工藝節點(diǎn)。GF已經(jīng)提供了兩種FD-SOI工藝節點(diǎn)或平臺，稱(chēng)為RF SOI和22納米FDX22。今年5月，GF發(fā)布了一個(gè)名為GF Connex的RF元平臺，該平臺整合了該公司RF SOI、FDX、SiGe和FinFET半導體平臺的元素，以滿(mǎn)足智能移動(dòng)和物聯(lián)網(wǎng)設備以及通信基礎設施設備的各種通信需求。

就其本身而言，ST目前提供28納米FD-SOI工藝/平臺。28納米節點(diǎn)是目前業(yè)內最具成本效益的工藝節點(diǎn)，因此使用該節點(diǎn)有很多經(jīng)濟效益。然而，技術(shù)不可避免地在前進(jìn)，Crolles聯(lián)合聲明提到了18納米ST工藝技術(shù)。這似乎與ST的技術(shù)、制造、質(zhì)量和供應鏈總裁Orio Bellezza在今年5月題為“技術(shù)與制造”的意法半導體資本市場(chǎng)日演講中討論的嵌入式PCM(非易失性相變存儲器)18納米FD-SOI工藝技術(shù)相同。

ST、GF和CEA的聯(lián)合聲明鞏固了FD-SOI在未來(lái)幾十年特定應用中作為GAAFETs可行替代品的地位，包括汽車(chē)、物聯(lián)網(wǎng)和移動(dòng)市場(chǎng)中的應用。對于這些應用，重要的不是晶體管的數量；這就是那些晶體管能做的