"合見(jiàn)工軟"助力"開(kāi)芯院"RISC-V開(kāi)發(fā)再升級

2025年4月9日——中國數字EDA龍頭企業(yè)上海合見(jiàn)工業(yè)軟件集團有限公司（簡(jiǎn)稱(chēng)“合見(jiàn)工軟”）與北京開(kāi)源芯片研究院（簡(jiǎn)稱(chēng)"開(kāi)芯院"）宣布雙方就“香山”高性能開(kāi)源RISC-V處理器項目深化技術(shù)合作的又一重要成果，依托合見(jiàn)工軟自主研發(fā)的全場(chǎng)景驗證硬件系統UniVista Unified Verification Hardware System（UVHS），雙方成功實(shí)現“香山”第三代昆明湖架構RISC-V處理器在16核大系統的軟硬件協(xié)同實(shí)測驗證。此次技術(shù)突破顯著(zhù)提升了處理器的開(kāi)發(fā)驗證效率，為后續產(chǎn)品迭代創(chuàng )新提速奠定重要基礎。

關(guān)鍵技術(shù)突破：16核系統實(shí)測性能超10MHz

繼雙方2024年"香山"第二代南湖架構驗證項目后的技術(shù)成果發(fā)布之后，本次合作成果的發(fā)布標志著(zhù)雙方攜手探索大型處理器驗證技術(shù)突破的再次升級。在本項目中，開(kāi)芯院基于第三代昆明湖架構構建的16核RISC-V處理器系統（含總線(xiàn)及存儲子系統），通過(guò)合見(jiàn)工軟5臺UVHS硬件平臺組成大規模級聯(lián)原型平臺。借助合見(jiàn)UVHS Compiler的智能分割技術(shù)，該設計被高效部署至20片AMD VU19P FPGA陣列，實(shí)測運行頻率達10.2MHz，并充分證明了以下核心優(yōu)勢：

·       資源優(yōu)化能力：集成自研UVSyn綜合工具，相較傳統第三方綜合器減少了12%的FPGA資源；

·       編譯效率躍升：全流程編譯周期壓縮至21小時(shí)；

·       跨平臺兼容性：通過(guò)自動(dòng)化的時(shí)鐘重構、存儲模型優(yōu)化等技術(shù)，設計遷移周期從月級縮短至周級。

·       多核協(xié)同驗證：開(kāi)發(fā)支持16核/8核/4核多版本兼容的boardfile系統，構建跨版本驗證矩陣

·       動(dòng)態(tài)加載技術(shù)：DDR4后門(mén)寫(xiě)入方案，大幅提升內核加載速度

“RISC-V的創(chuàng )新發(fā)展對CPU國產(chǎn)化有重要戰略意義，開(kāi)芯院香山處理器是RISC-V性能的重要標桿，第三代昆明湖架構對標Arm Neoverse N2內核，相較南湖架構顯著(zhù)提升了面向高性能計算與AI場(chǎng)景的復雜度。其增強的并行處理能力、多核協(xié)同效率及多級緩存一致性協(xié)議，對驗證平臺提出了近乎嚴苛的要求?！遍_(kāi)芯院副院長(cháng)唐丹博士指出，“UVHS大規模級聯(lián)原型平臺通過(guò)自動(dòng)分割技術(shù)重構了開(kāi)發(fā)范式。過(guò)去受限于傳統原型驗證平臺可支持的規模，我們不得不裁剪多核設計，導致系統級驗證覆蓋率與軟硬件協(xié)同效率受限。如今借助20片FPGA級聯(lián)方案，首次實(shí)現了昆明湖16核系統的全場(chǎng)景驗證——完整保留緩存一致性協(xié)議與總線(xiàn)拓撲，在超過(guò)10MHz高性能下同步驗證Linux調度優(yōu)化、多核負載均衡等復雜場(chǎng)景，測試深度和廣度都有很大的提升?！?/p>

生態(tài)共建展望：云驗證平臺賦能行業(yè)未來(lái)

對于未來(lái)規劃，唐丹博士強調：“后續溫榆河片上網(wǎng)絡(luò )與昆明湖架構的深度融合，將推動(dòng)更大規模的32核至百核級眾核系統的驗證突破。我們將與合見(jiàn)工軟合作探索兩大生態(tài)基石的可能性：一是開(kāi)源EDA工具鏈與開(kāi)放的敏捷流程，系統性降低RISC-V企業(yè)驗證成本；二是基于大型硬件加速器平臺的開(kāi)源芯片設計棧的云端部署能力。這將推動(dòng)國產(chǎn)RISC-V生態(tài)跨越傳統工具鏈壁壘，加速從技術(shù)‘可用性’向產(chǎn)業(yè)‘易用性’的躍遷?！?/p>

合見(jiàn)工軟副總裁吳曉忠指出：“我們非常欣喜的看到UVHS大規模級聯(lián)原型平臺能夠幫助開(kāi)芯院實(shí)現多核驗證上的突破，此次合作也進(jìn)一步印證了UVHS平臺在超大規模HPC類(lèi)芯片系統驗證領(lǐng)域的領(lǐng)先性。未來(lái)，合見(jiàn)工軟也將與開(kāi)芯院合作探索構建包括硬件仿真流程在內的超大規模眾核芯片系統的全周期驗證解決方案。期待通過(guò)技術(shù)協(xié)同創(chuàng )新，與香山一起共同為RISC-V生態(tài)系統貢獻生產(chǎn)力工具加速RISC-V生態(tài)的產(chǎn)業(yè)化進(jìn)程?！?/p>

關(guān)于合見(jiàn)工軟

上海合見(jiàn)工業(yè)軟件集團有限公司（簡(jiǎn)稱(chēng)“合見(jiàn)工軟”）作為自主創(chuàng )新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設計自動(dòng)化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導體芯片企業(yè)解決在創(chuàng )新與發(fā)展過(guò)程中所面臨的嚴峻挑戰和關(guān)鍵問(wèn)題，并成為他們值得信賴(lài)的合作伙伴。

關(guān)于北京開(kāi)源芯片研究院

近年來(lái)，RISC-V快速發(fā)展，已經(jīng)成為當前國際科技競爭的焦點(diǎn)。為提升我國集成電路設計水平，建設與國際開(kāi)源社區對接的技術(shù)平臺，北京市和中科院高度重視 RISC-V 發(fā)展，組織國內一批行業(yè)龍頭企業(yè)和頂尖科研單位于 2021年12月6日發(fā)起成立北京開(kāi)源芯片研究院。研究院以開(kāi)源開(kāi)放凝聚產(chǎn)業(yè)發(fā)展共識，以協(xié)同創(chuàng )新激發(fā)應用牽引潛力，著(zhù)力推進(jìn) RISC-V 創(chuàng )新鏈和產(chǎn)業(yè)鏈的加速融合，加速科技創(chuàng )新成果產(chǎn)業(yè)化落地，加快打造全球領(lǐng)先的 RISC-V 產(chǎn)業(yè)生態(tài)。