2nm戰役，臺積電開(kāi)始防守

如今，芯片制造技術(shù)的競爭愈發(fā)激烈。臺積電與英特爾這兩大巨頭在 2nm 到 1nm 制程領(lǐng)域競相推出更先進(jìn)的制程工藝，力圖搶占市場(chǎng)先機。

在這場(chǎng)先進(jìn)制程的對決中，你是更為信任臺積電？還是更加看好英特爾？

在技術(shù)方面，臺積電以其先進(jìn)的制程工藝聞名于世。從 7nm 到 3nm，臺積電始終保持領(lǐng)先地位，不斷刷新半導體工藝的極限。而英特爾雖然此前一度在制程技術(shù)上領(lǐng)先，但在 10nm 工藝節點(diǎn)上遭遇了多次延期，之后多年的工藝制程一直相對落后。

在此背景下，不少人認為，迎戰臺積電是英特爾的激進(jìn)之舉。那么英特爾為什么敢于迎戰臺積電呢？這兩大廠(chǎng)商背后的推動(dòng)力量又有哪些？

在了解這些因素之前需要了解一下這些年來(lái)，臺積電與英特爾的競爭歷史。

臺積電與英特爾的競爭歷史

在 PC 時(shí)代，英特爾毫無(wú)疑問(wèn)是行業(yè)霸主，坐擁個(gè)人電腦和服務(wù)器的 CPU 市場(chǎng)。英特爾的商業(yè)模式是把芯片設計和制造牢牢捆綁在一起，設計部門(mén)不斷研發(fā)迭代，設計出更新、更快的 CPU，制造部門(mén)則投入巨額資金，生產(chǎn)出一代又一代的新產(chǎn)品。

在過(guò)去的二十多年里，英特爾處理器緊扣「摩爾定律」，從 45nm、到 32nm、再到 22nm，一路都是水到渠成。

在 14nm 工藝節點(diǎn)之前，英特爾一直保持領(lǐng)先。

臺積電與英特爾的 IDM 模式不同，其商業(yè)定位從一開(kāi)始就很明確：只做下游的制造，不和客戶(hù)在芯片設計上競爭。在臺積電創(chuàng )辦的二十余年里，一度都是以英特爾「小弟」的角色存在。

憑借持續的創(chuàng )新和技術(shù)積累，臺積電吸引了蘋(píng)果的注意。從 2014 年開(kāi)始，自研芯片的蘋(píng)果開(kāi)始將芯片代工訂單交給臺積電，收獲了蘋(píng)果這個(gè)大客戶(hù)后，臺積電不但獲得了技術(shù)快速進(jìn)步的機會(huì )，還收獲了今后十年的業(yè)務(wù)增長(cháng)。此后，臺積電的訂單紛至沓來(lái)，高通、英偉達、AMD 等幾乎所有芯片設計巨頭都開(kāi)始和臺積電合作。臺積電也逐漸有了與英特爾分庭抗禮的實(shí)力。

直至 10nm，英特爾受到良率問(wèn)題的限制，其 10nm 節點(diǎn)沒(méi)有選擇 EUV，選擇繼續使用 ArF DUV，并且沒(méi)有按照摩爾定律晶體管密度提高 2 倍，而是冒險地提高了 2.7 倍，以及在 10nm 時(shí)英特爾引入了昂貴材料鈷替代銅，鈷的硬度也帶來(lái)了各種各樣的問(wèn)題。

在這個(gè)階段，英特爾兩年一次的升級規律被按下暫停鍵，臺積電開(kāi)始反超英特爾。此后從 7nm 到 3nm，參賽者從三家變成臺積電和三星兩家，甚至于在臺積電先進(jìn)制程的「誘惑」下，英特爾開(kāi)始將芯片制造外包給臺積電。

在臺積電與三星之后的比拼中，臺積電以良率優(yōu)勢斬獲了更多的先進(jìn)制程訂單。三星也把提升良率列為重中之重，大力發(fā)展 3nm。就在臺積電與三星圍繞 3nm 先進(jìn)制程激戰正酣之際，沉寂已久的巨頭英特爾悄然卷入這場(chǎng)戰局，并在下一代的制程工藝中向臺積電發(fā)起挑戰。

不少人認為，英特爾此舉過(guò)于激進(jìn)，畢竟在先進(jìn)制程領(lǐng)域它已落后多年。不過(guò)英特爾首席執行官帕特·基辛格卻表示，英特爾將在未來(lái)幾年擊敗臺積電。

英特爾反擊的兩大驅動(dòng)因素

筆者認為基辛格下此決心原因有二，其一為帕特·基辛格對兩家公司當前的差距有著(zhù)深入分析和更為清楚認知，這讓他能夠更好地評估英特爾和臺積電的優(yōu)劣勢。

外界宣言臺積電當前的工藝制程已發(fā)展至 3nm，相比之下，英特爾目前還停留在 Intel 4（5nm）制程階段。實(shí)則鮮有人知道，如今工藝制程的命名，本身就是一場(chǎng)「游戲」。

在 1990 年之前，柵極長(cháng)度的減小幾乎完全線(xiàn)性，每代晶體管的長(cháng)和寬都是上一代的 0.7 倍（長(cháng)度 0.7*寬度 0.7=0.49），也就是單個(gè)晶體管的面積縮小到原來(lái)的 0.5 倍，印證摩爾定律晶體管密度翻倍的描述。比如 180nm>130nm>90nm>65nm>45nm>32nm>22nm，其中「X」指的就是芯片柵極的長(cháng)度，也就是 MOS 晶體管的源極到漏極的距離。隨著(zhù)先進(jìn)制程的數字越小，對應的晶體管密度越大，芯片功耗也就越低，性能則越高。

在之后的技術(shù)演進(jìn)中，制程節點(diǎn)減小速度加快，大約為 0.72 倍，并且不再完全線(xiàn)性。場(chǎng)效應晶體管也逐漸脫離原本固定的結構，比如 FinFET 的空間結構晶體管出現，溝道變成了三維環(huán)繞，溝道長(cháng)度逐漸不能代表工藝的最高精度。7nm、5nm、3nm 也不再是溝道長(cháng)度的代表，它作為一個(gè)等效長(cháng)度，只是一個(gè)數字。

此后，臺積電和三星兩大芯片制造商的制程命名規則也在悄然之中發(fā)生變化。

英特爾在 10nm 制程的柵極間距是臺積電和三星在 7nm 才能達到的技術(shù)水平；即使是在邏輯晶體管密度的對比中，英特爾也占據著(zhù)相當的優(yōu)勢。10nm 時(shí)英特爾的邏輯晶體管密度大約 1.01 億個(gè)/mm2，臺積電只有 0.48 億個(gè)/mm2。

值得注意的是，各家在各項指標的計算方式上也存在一些不同。

正如臺積電的研究副總裁的 Philip Wong 在 Hot Chips 31 上所說(shuō)：現在「Xnm」代表的只是技術(shù)的迭代，就像汽車(chē)型號一樣不具有明確的意義。這也是后來(lái)英特爾「芯片新工藝命名新規」，采用 Intel 7、Intel 4、Intel 3、Intel 20A、Intel 18A 等規則來(lái)重新定義芯片制程工藝的原因。芯片的工藝先進(jìn)性也不能只通過(guò)多少納米制程來(lái)判斷。

毋庸置疑的是，臺積電在先進(jìn)制程的步伐確實(shí)要更快且更穩，多年來(lái)臺積電積累的豐厚訂單，無(wú)疑為其提供了巨大的動(dòng)力和資源，不斷推動(dòng)其在技術(shù)研發(fā)和良品率提升方面取得更大的突破。因此想要挑戰臺積電也絕非易事。

其二，不管是技術(shù)創(chuàng )新還是產(chǎn)能儲備，英特爾都醞釀已久，英特爾正在靜候時(shí)機打響這場(chǎng)反擊戰。接下來(lái)看一看，英特爾都準備了哪些「大招」準備迎戰臺積電？

為了迎戰臺積電，英特爾做了哪些準備？

分拆代工業(yè)務(wù)

2023 年 6 月，英特爾發(fā)布新聞稿宣布組織架構重組，旗下制造業(yè)務(wù)（包括現有的自用的 IDM 制造及晶圓代工業(yè)務(wù)（IFS））未來(lái)將獨立運作并產(chǎn)生利潤。而在這種新的「內部代工廠(chǎng)」模式中，英特爾的產(chǎn)品業(yè)務(wù)部門(mén)將以與無(wú)晶圓廠(chǎng)半導體公司（Fabless）與外部晶圓代工廠(chǎng)類(lèi)似的合作方式與公司制造業(yè)務(wù)集團進(jìn)行合作。

英特爾分拆代工業(yè)務(wù)優(yōu)勢也有二。其一為降本增效。在帕特·基辛格的計劃中分拆之后，2023 年可以節省 30 億美元成本，貢獻 6% 的利潤。2023 年代工收入將超過(guò) 200 億美元，取代三星，成為全球第二大的代工廠(chǎng)。未來(lái)三年減少 300 億美元的成本，到 2025 年可以節省 80 億~100 億美元。并且分拆代工業(yè)務(wù)后，英特爾可以像 AMD 那樣選擇臺積電等代工廠(chǎng)進(jìn)行芯片制造，利用代工廠(chǎng)最新的制造技術(shù)，提高芯片性能和降低成本。這將使英特爾在市場(chǎng)上更有競爭力，能夠更好地應對 AMD 等競爭對手的挑戰。

其二，分拆代工業(yè)務(wù)可以避免與客戶(hù)產(chǎn)生競爭，因為英特爾在調查中發(fā)現，所有潛在的代工業(yè)務(wù)大客戶(hù)都表示如果需要同英特爾自身競爭代工資源，那么就不會(huì )選擇英特爾的代工服務(wù)。不僅如此，為打消代工客戶(hù)的顧慮，英特爾將設置防火墻區分客戶(hù)信息，保護客戶(hù)敏感設計數據。如此一來(lái)，日后英特爾便有望獲得來(lái)自蘋(píng)果、英偉達等芯片大廠(chǎng)的先進(jìn)制程訂單。

引入背面供電技術(shù)和 RibbonFET

基辛格在 2023 年 12 月的采訪(fǎng)中強調了 18A 工藝（1.8nm）與臺積電的 N2（2nm）節點(diǎn)。18A 和 N2 都將利用 GAA 晶體管 (RibbonFET)，18A 將采用 BSPND（背面供電網(wǎng)絡(luò )），一種可優(yōu)化功率和時(shí)鐘的背面功率傳輸技術(shù)。

背面供電技術(shù)是一項頗具潛力的創(chuàng )新，英特爾成為首家將其實(shí)踐應用的公司，通過(guò)將電力傳送到芯片背面而非正面，為熱管理和整體性能提供了優(yōu)勢。有效的散熱和電力傳輸有助于優(yōu)化芯片布局和設計，改進(jìn)功能和熱量分布。

PowerVia 是一項完全革命性的技術(shù)。對于大多數讀者來(lái)說(shuō)最好的類(lèi)比是 EUV。早在 2019 年臺積電就開(kāi)始在芯片量產(chǎn)中使用 EUV 光刻機，要知道 EUV 帶來(lái)的是全新的挑戰，特別是 EUV 掩模污染和一些抗蝕劑等一系列難以解決的全新問(wèn)題。而英特爾在 2023 年量產(chǎn) Intel4 時(shí)才使用到 EUV。

BSPDN 也需要進(jìn)行類(lèi)似幅度的流程改進(jìn)。據悉，臺積電插入 BSPDN 最晚可能會(huì )在 2026 年發(fā)生。在未來(lái)幾年，BSPDN 有可能擁有多種設計優(yōu)勢的機會(huì )，英特爾也很有可能領(lǐng)跑 PowerVia。

基辛格指出，英特爾在背面供電技術(shù)方面提供了更好的面積效率。這意味著(zhù)更低的成本、更好的動(dòng)力輸出和更高的性能。他認為 Intel 18A 略微領(lǐng)先于 N2，因為其晶體管更強大且功率傳輸能力更強。此外，與臺積電相比，英特爾可以提供更有競爭力的價(jià)格優(yōu)勢。

拿下首套 High-NA EUV

近日，英特爾宣布，已經(jīng)接收市場(chǎng)首套具有 0.55 數值孔徑（High-NA）的 ASML 極紫外光刻機，預計在未來(lái)兩到三年內用于 Intel18A 工藝技術(shù)之后的制程節點(diǎn)。

相較之下，臺積電則采取更加謹慎的策略，業(yè)界預計臺積電可能要到 A1.4 制程，或者是 2030 年之后才會(huì )采用 High-NA EUV 光刻機。

根據此前報道，ASML 將在 2024 年生產(chǎn)最多 10 臺新一代高 NA EUV 光刻機，其中 Intel 就預定了多達 6 臺。業(yè)界指出，至少在初期，High-NA EUV 的成本可能高于 Low-NA EUV，這也是臺積電暫時(shí)觀(guān)望的原因，臺積電更傾向于采用成本更低的成熟技術(shù)，以確保產(chǎn)品競爭力。High-NA EUV 需要更高的光源功率才能驅動(dòng)更精細的曝光尺寸，這會(huì )加速投影光學(xué)器件和光罩的磨損，抵消了更高產(chǎn)能的優(yōu)勢。

但是可以確定的是，在高數值孔徑學(xué)習方面，英特爾將領(lǐng)先于其競爭對手，這將為其帶來(lái)多項優(yōu)勢。具體來(lái)說(shuō)，由于英特爾很可能是第一家使用高數值孔徑工具啟動(dòng)大批量生產(chǎn)的公司，因此晶圓廠(chǎng)工具生態(tài)系統將不可避免地遵循其要求。上述要求可能會(huì )轉化為行業(yè)標準，這可能會(huì )使英特爾比臺積電和三星更具優(yōu)勢。

擴產(chǎn)先進(jìn)封裝

英特爾積極投入先進(jìn)制程研發(fā)之際，在先進(jìn)封裝領(lǐng)域同步火力全開(kāi)。

2023 年英特爾擴增了其位于馬來(lái)西亞的先進(jìn)封裝產(chǎn)能，目標是在 2025 年將先進(jìn)封裝的產(chǎn)能較當前提升 4 倍。外界預期，英特爾結合先進(jìn)制程與先進(jìn)封裝能力后，「一條龍生產(chǎn)」實(shí)力大增，在晶圓代工領(lǐng)域更具競爭力。

臺積電、三星都在積極布局先進(jìn)封裝技術(shù)。臺積電方面，主打「3D Fabric」先進(jìn)封裝，包括 InFo、CoWoS 與 SoIC 方案；三星也發(fā)展 I-cube、X-Cube 等封裝技術(shù)。英特爾的先進(jìn)封裝技術(shù)包括 2.5D EMIB 與 3D Foveros 方案。

英特爾并未透露現階段其 3D Foveros 封裝總產(chǎn)能，僅強調除了在美國俄勒岡州與新墨西哥州之外，在未來(lái)的檳城新廠(chǎng)也有相關(guān)產(chǎn)能建置，這三個(gè)據點(diǎn)的 3D 封裝產(chǎn)能合計將于 2025 年時(shí)增為目前的四倍。英特爾副總裁 Robin Martin 表示，未來(lái)檳城新廠(chǎng)將會(huì )成為英特爾最大的 3D Foveros 先進(jìn)封裝據點(diǎn)。

隨著(zhù)先進(jìn)制程的演進(jìn)，小芯片（Chiplet）與異質(zhì)整合的發(fā)展趨勢明確，外界認為，英特爾的 2.5D／3D 先進(jìn)封裝布局除了強化自身處理器等產(chǎn)品實(shí)力之外，也是其未來(lái)爭取更多晶圓代工服務(wù)生意的一大賣(mài)點(diǎn)。

量產(chǎn)時(shí)間更早

按照英特爾新的說(shuō)法，采用 Intel 18A 工藝制造的芯片將會(huì )在 2024 年第一季度出現，首批量產(chǎn)產(chǎn)品會(huì )在 2024 年下半年上市。相比之下，臺積電的 N2 工藝要等到 2025 年下半年才量產(chǎn)，理論上英特爾在時(shí)間上還要領(lǐng)先一年。

面對英特爾的一系列重拳出擊，臺積電又怎么看？

臺積電多項先發(fā)優(yōu)勢加身

面對英特爾的挑戰，臺積電并未示弱。

臺積電總裁魏哲家表示，根據內部評估，N3P 工藝在性能與能效上與 Intel 18A 技術(shù)相當，但上市時(shí)間更早，技術(shù)上也更為成熟，而且成本還要低得多。同時(shí)還重申臺積電的 N2 工藝優(yōu)于競爭對手的 Intel 18A，2025 年推出時(shí)將成為半導體行業(yè)最先進(jìn)的技術(shù)。

臺積電計劃在 2nm 制程節點(diǎn)采用 GAAFET 晶體管，同時(shí)將會(huì )在 2026 年發(fā)布的 N2P 工藝引進(jìn) Nanosheet GAA 晶體管并添加背面電源軌技術(shù)，制造的過(guò)程仍依賴(lài)于現有的 EUV 光刻技術(shù)。臺積電認為引入新一代技術(shù)后，N2 工藝將在功率、性能、面積上全面勝出。

多項技術(shù)優(yōu)勢的積累

在與三星的 3nm 制程競賽中，臺積電并沒(méi)有急于使用 GAAFET。憑借工藝領(lǐng)先性和生產(chǎn)良率上的技術(shù)優(yōu)勢和積累完全有實(shí)力與采用 MBCFET（三星的多橋溝道晶場(chǎng)效應晶體管技術(shù)，可歸類(lèi)為 GAA 技術(shù)）架構的三星抗衡。

臺積電的成功源于多項技術(shù)優(yōu)勢的積累。首先是其長(cháng)期投入獲得領(lǐng)先的技術(shù)研發(fā)優(yōu)勢。比如，為配合新制程工藝的良率，臺積電在 Nano-Sheet 結構上面，已經(jīng)成功生產(chǎn)出了 32 Mb nano-sheet 的 SRAM，在低電壓功耗上面具有明顯優(yōu)勢；在 2D 材料上，臺積電基于包括硫化鉬和硫化鎢在內的 2D 硫化材料獲得性能非常高的 On-current；在電源管理上，臺積電的研究人員用碳納米管嵌入到一個(gè) CMOS 的設計中，用來(lái)替代 Power Gating 的控制電流作用，給未來(lái)的進(jìn)一步微縮提供新的思路。

其次是對工藝流程的優(yōu)化改造。為了應對摩爾定律接近失效的危機，僅僅從微縮晶體管，提高密度以提升芯片性能的角度正在失效。臺積電推動(dòng)了多項前段和后段的 3D 封裝技術(shù)，來(lái)提升芯片性能。比如在芯片制造前段實(shí)現的 SOIC 3D 堆疊技術(shù)，在后段實(shí)現的 CoWoS 和 InFo 的 3D 封裝技術(shù)。這些技術(shù)在幫助實(shí)現晶體管微縮的同時(shí)，進(jìn)一步提高了良率。

首次使用 GAA

臺積電在 2nm 制程中首次使用的 GAAFET 技術(shù)，區別于 3nm 和 5nm 制程所采用的鰭式場(chǎng)效晶體管（FinFET）架構，GAAFET 架構是以環(huán)繞閘極（GAA）制程為基礎的架構，可以解決 FinFETch 因為制程微縮而產(chǎn)生的電流控制漏電等物理極限問(wèn)題。

臺積電被廣泛認為是一個(gè)保守但穩健的制程技術(shù)開(kāi)發(fā)者，他們傾向于確保新技術(shù)的成熟和可靠性，然后再進(jìn)行部署，而不是急于將新技術(shù)推向市場(chǎng)。這種方法可以降低技術(shù)失敗的風(fēng)險，提高其芯片的產(chǎn)量和質(zhì)量，從而確?？蛻?hù)的滿(mǎn)意度。例如，三星在 2018 年開(kāi)始在其 7nm 工藝中使用 EUV，然而臺積電選擇等待。直到 EUV 工具的穩定性和成熟性得到確認，以及相關(guān)問(wèn)題得到解決或至少得到確定，才在 2019 年的 N7+工藝中開(kāi)始使用 EUV。

這種謹慎的方法有助于臺積電確保其制程技術(shù)的穩定性和可預測性，從而提供高質(zhì)量的芯片給其客戶(hù)。

臺積電本次使用 GAA 想必是做好了充分的準備和規劃，2nm 世代或許有望看到臺積電新一輪爆發(fā)。

臺積電 N2 是 N3 的延伸

臺積電的 2nm 技術(shù)是 3nm 技術(shù)的延續。一直以來(lái)，臺積電堅定地遵循著(zhù)每一步一個(gè)工藝節點(diǎn)的演進(jìn)策略，穩扎穩打，不斷突破。如今，在邁向 2nm 制造的征程中，我們可以預見(jiàn)，它將承襲 3nm 技術(shù)的眾多優(yōu)勢，如同接力賽中的優(yōu)秀接力手，將前一棒的優(yōu)秀成果傳遞至下一棒。因此在這場(chǎng)先進(jìn)制程大戰中，臺積電不管是技術(shù)的成熟度還是良率的把控都有著(zhù)先發(fā)的優(yōu)勢。

客戶(hù)的信任

臺積電的成功不僅取決于先進(jìn)的芯片制造技術(shù)，更取決于其只做代工的經(jīng)營(yíng)模式、良好的良率以及客戶(hù)的信任。在 3nm 世代，臺積電的報價(jià)超過(guò) 2 萬(wàn)美元，較 4nm/5nm 代工價(jià)格高出 4000 美元。這種高價(jià)讓許多客戶(hù)望而生畏，然而蘋(píng)果仍然選擇臺積電代工，并占用了所有的產(chǎn)能。盡管三星力圖在晶圓代工領(lǐng)域超越臺積電，但臺積電依然保持著(zhù)絕對的領(lǐng)先地位，承接了市場(chǎng)上大部分的 3nm 訂單。如今除了蘋(píng)果以外，英偉達、AMD、高通和聯(lián)發(fā)科等客戶(hù)都計劃購買(mǎi)第二代 3 納米工藝（N3E）產(chǎn)能。

不過(guò)需要注意的是，芯片制造商為了掌握更多的話(huà)語(yǔ)權想必也不希望芯片制造環(huán)節一家獨大，一旦英特爾先進(jìn)制程芯片的良品率等數據優(yōu)于或者只是跟臺積電持平，那么蘋(píng)果、高通、英偉達等眾多美企大概率會(huì )選擇英特爾。畢竟此前英偉達高管就明確表態(tài)，愿意考慮讓英特爾代工芯片。

最后英特爾與臺積電之間的制程技術(shù)之爭無(wú)疑將成為未來(lái)幾年半導體產(chǎn)業(yè)關(guān)注的焦點(diǎn)。從目前披露的時(shí)間線(xiàn)來(lái)看，針對 2nm 制程的研發(fā)答案將于 2025 年揭曉。未來(lái)技術(shù)如何演變？我們拭目以待。同樣我們也期待著(zhù)在 2025 年及以后的時(shí)間里，看到更多的創(chuàng )新和技術(shù)突破。