半導體工藝的極限：1nm之戰

從 7nm 到 5nm，從 5nm 到 3nm，半導體產(chǎn)業(yè)對于先進(jìn)工藝制程的追求永不停歇。2022 年，當臺積電宣布已經(jīng)掌握成功大量量產(chǎn) 3nm 鰭式場(chǎng)效電晶體制程技術(shù)后，1nm 開(kāi)始一步步逼近。

對于先進(jìn)工藝的掌握，意味著(zhù)更高的性能、更頂尖的技術(shù)。從 3nm 跨越到 1nm，這其中面臨的技術(shù)挑戰猶如天塹。因此，1nm 對于業(yè)界來(lái)說(shuō)也充滿(mǎn)著(zhù)誘惑。

1nm，念念不忘

工藝制成的研發(fā)和生產(chǎn)需要大量的資源，一方面是技術(shù)積累，如晶體管架構、材料選擇、制造過(guò)程等方面都需要解決難題；另一方面還需要強大的資金、人才和設備，眾所周知從 5nm 走到 3nm，生產(chǎn)成本也翻了一番。并非人人都有「資格」追求 1nm。從 28nm 跳級到 1nm 這之間的差距絕對令人望而卻步。

我們來(lái)看看，目前有野心追求 1nm 的機構和企業(yè)分別有哪些。

最新的消息是日本計劃與法國合作開(kāi)發(fā) 1nm 制程半導體。具體來(lái)看，是日本芯片制造商 Rapidus、東京大學(xué)將與法國半導體研究機構 Leti 合作，共同開(kāi)發(fā)電路線(xiàn)寬為 1nm 級的新一代半導體設計的基礎技術(shù)。

法國的 CEA-Leti 成立于 1967 年，該研究所的前身是成立于 1957 年的 CENG（格勒諾布爾核研究中心）的電子系。在芯片的發(fā)展進(jìn)程中，CEA-leti 的也有很多重要里程碑事跡，如其是推動(dòng)硅上絕緣體場(chǎng)效應管（FD-SOI）技術(shù)的重要推動(dòng)者之一。

日本芯片制造商 Rapidus 大家應該不陌生了。這家企業(yè)成立的時(shí)間非常晚——2022 年 8 月，其集合了日本的 8 家企業(yè)和日本政府提供的 700 億日元資金。一成立的目標就是，要在 4 年內量產(chǎn) 2nm 芯片。當時(shí)與 IBM 建立戰略合作關(guān)系，向著(zhù) 2nm 進(jìn)發(fā)。不過(guò)目前，日本國內最先進(jìn)的制程還停留在 45nm。所以日本能否通過(guò)這次「豪賭」，從 45nm 跨越到 2nm 是業(yè)界還在期待的事。

現在看來(lái)，日本的野心并不僅僅止步于 2nm，其也想朝著(zhù) 1nm 的目標前進(jìn)。合作方式是 Rapidus 與東京大學(xué)、Leti 研究所進(jìn)行一些涉及的人員交流和基礎研究共享。Leti 將探索新型晶體管結構，而 Rapidus 和其他日本合作伙伴將派出科學(xué)家，然后評估和測試原型。

IBM 在 2021 年就推出了全球首款 2nm 芯片，使用了 GAA 環(huán)繞柵極晶體管技術(shù)，一時(shí)震動(dòng)了業(yè)界。從歷史上看，從 5nm 走到 2nm，IBM 使用了不到四年。在 2nm 之后，IBM 自然而然的走向了 1nm。在 2022 年末的 IEDM 會(huì )議上，IBM 展示了其為通向 1nm 及以上準備的技術(shù)：互連 3.0 和 VTFET。

Imec 在今年 5 月公布了 1nm 以下晶體管的路線(xiàn)圖，在其路線(xiàn)圖中 1nm 等于 10 埃。不僅如此，到了 6 月，Imec 更是表示其與 ASML 簽署了一項重要協(xié)議，與 ASML 共同合作開(kāi)發(fā) 1nm 以下芯片。ASML 將提供最新型號 0.55 NA EUV、2nm 和 1nm 工藝開(kāi)發(fā)關(guān)鍵的 TWINSCAN EXE:5200，以及最新型號 0.33 NA EUV TWINSCAN NXE:3800。

企業(yè)方面，作為目前唯一一家能夠成功實(shí)現 3nm 量產(chǎn)的晶圓廠(chǎng)，臺積電也早早開(kāi)始研究 1nm。臺積電已經(jīng)選定了其 1nm 新廠(chǎng)的落腳位置，在竹科龍潭園區。從進(jìn)展上來(lái)看，若一切順利，竹科龍潭園區三期 2026 年中即可供廠(chǎng)商展開(kāi)建廠(chǎng)作業(yè)，這也意味著(zhù)臺積電 1nm 廠(chǎng)最快能夠在 2026 年動(dòng)工，2027 年試產(chǎn)，2028 年量產(chǎn)。實(shí)際上，這也符合 Imec 預測的 1nm 以下路線(xiàn)圖。

來(lái)源：IMEC

芯片龍頭英特爾對于 1nm 的誘惑同樣無(wú)法抗拒。從工藝節點(diǎn)來(lái)看，英特爾目前準備將 Intel 4，用于 Meteor Lake 處理器和 Granite Rapids，下一步將是 Intel 3，它將使用 EUV 光刻來(lái)實(shí)現更大的模塊化，PPW 增加到 18%。而英特爾最新的工藝是 20A 和 18A。Intel 20A 本來(lái)被稱(chēng)為 Intel 1，但是由于英特爾想要「更好的喚起下一個(gè)創(chuàng )新時(shí)代」，將其命名為 20A。

現在問(wèn)題來(lái)了：1nm 未來(lái)，如何實(shí)現？

2D 材料

尋找合適的晶體管結構以及合適的晶體管材料來(lái)實(shí)現 1 納米工藝幾何結構的工作仍然是一個(gè)好的方向。使用非硅材料有利于制造非常微小的晶體管——小至 1 納米。

2019 年時(shí)，IMEC 就在 IEEE 會(huì )議上，展示 2D 材料可實(shí)現 1nm 以下的工藝節點(diǎn)。當時(shí) IMEC 已經(jīng)展示了具有微小特征尺寸的二硫化鉬 (MoS2) MOSFET 可以為晶體管的極端縮放開(kāi)辟途徑，遠低于硅器件短溝道效應的水平。

MoS2 是一種二維材料，這意味著(zhù)它可以以穩定的形式生長(cháng)，厚度僅為一個(gè)原子，最重要的是，在該尺度上具有原子精度。

麻省理工學(xué)院、南洋理工大學(xué)和臺積電的研究人員發(fā)現，二維材料與半金屬鉍 (Bi) 結合可實(shí)現極低的電阻，克服了實(shí)現 1 納米芯片的挑戰。

臺積電也同樣宣布，其在 2D 材料方面取得突破，逼近 1 nm。在 2022 年時(shí)，臺積電和麻省理工學(xué)院、南洋理工大學(xué)聯(lián)合發(fā)表了一篇論文，描述金屬引起的導電間隙帶來(lái)的制造挑戰，以及單層技術(shù)如何受到這些金屬引起的間隙的影響。

這篇文章中建議使用后過(guò)渡金屬鉍和一些半導體單層過(guò)渡金屬二硫族化物來(lái)減小間隙的尺寸，從而生產(chǎn)出比以前小得多的 2D 晶體管。在實(shí)驗中，臺積電嘗試了目前各種低電阻的半導體材料，二硫化鉬（MoS2）、二硫化鎢（WS2）和二硒化鎢（WSe2）。

改變銅 (Cu) 互連

在計算機芯片之中，半導體組件之間的布線(xiàn)被稱(chēng)為互連。簡(jiǎn)單解釋?zhuān)ミB就是電流在芯片中各個(gè)晶體管、存儲器、處理單元和其他組件之間的流動(dòng)方式，如果互連的傳輸越有效，那么芯片的效率就會(huì )越高。

在 1997 年以前，大家往往都在使用鋁互連。之后，IBM 又發(fā)現了更有效的銅互連。銅線(xiàn)的導電電阻比鋁線(xiàn)低約 40%，這意味著(zhù)處理速度提高約 15%。在過(guò)去的幾十年里，這種巨大的轉變導致銅成為互連的行業(yè)標準。

現在，銅互連也開(kāi)始遇到了瓶頸。銅互連始終需要阻擋襯里材料來(lái)形成適當的布線(xiàn)結構。隨著(zhù)器件縮小，可用于銅布線(xiàn)和襯墊材料的空間變得更小。

目前業(yè)界一直在尋找其他金屬可以替代銅互連。

碳納米管 (CNT)、單層石墨烯 (SLG) 和少層石墨烯 (FLG)）與其他相關(guān)互連材料（鎢 (W)、銅 (Cu) 和釕 (Ru)）的性能比較 來(lái)源：IMEC

IBM：使用釕

IBM 找的方式是使用釕。釕可以擴展到 1 納米及以上節點(diǎn)，并且仍然是一種有效的導體，因此不需要襯墊，這有助于節省空間。通過(guò)減色圖案化方法形成的釕也有可能用于一種新型互連集成方案，稱(chēng)為頂通孔集成。在這種情況下，互連通孔形成在導線(xiàn)的頂部，而不是導線(xiàn)的下方，從而允許為最關(guān)鍵的互連層形成連續的導線(xiàn)和自對準通孔。此外，通過(guò)這種頂通孔集成牢固地形成嵌入式氣隙，從而減少互連寄生電容，也將有助于實(shí)現更快、更低功耗的芯片。IBM 的研究人員使用極紫外光刻 (EUV) 雙圖案現有的機器上創(chuàng )建測試結構，結果表明能夠實(shí)現突破。

IMEC、臺積電：使用石墨烯

與 IBM 的方式不同，臺積電嘗試使用石墨烯進(jìn)行多層布線(xiàn)。

人們對石墨烯互連應用的興趣并不令人意外。石墨烯表現出高本征載流子遷移率（高達 200,000cm2 V -1 s -1）和大載流能力（高達 108A/cm2）。此外，石墨烯具有高導熱性和抗電遷移的競爭穩健性。它還可以制成原子級厚度，這有助于減輕厚度對 RC 延遲的影響。

臺積電表示，當制作不同寬度的互連原型并將其電阻與銅互連進(jìn)行比較時(shí)，發(fā)現寬度為 15nm 或更小的石墨烯互連的電阻率低于銅互連的電阻率。石墨烯的接觸電阻率也比銅低四個(gè)數量級。將金屬離子嵌入石墨烯中可以改善互連的電性能，使其成為下一代互連的有前途的材料。

IMEC 則認為石墨烯和金屬的混合結構，非常有希望成為 1nm 的候選者。此外，IMEC 也在考慮釕 (Ru) 作為銅互連的替代品。

改變器件架構

如上文提到，IBM 對于 1nm 的努力除了選擇釕互連外，還有一個(gè)就是 VTFET 架構。IBM 認為，使用 VTFET，晶體管組件垂直堆疊在一起，而不是橫向堆疊，這是自計算機時(shí)代誕生以來(lái)設計芯片的標準。這極大地增加了單個(gè)芯片上可以安裝的晶體管數量，就像摩天大樓城市的人口密度遠高于聯(lián)排別墅郊區的人口密度一樣。IBM 的研究表明，VTFET 設計的規?？梢赃h遠超出 IBM Research 于 2021 年首次推出的最先進(jìn)的 2 納米節點(diǎn)納米片設計的性能。

IMEC 則認為能夠超越 2nm 的器件架構，是 Forksheet 架構。新的 forksheet 器件架構是 GAA 納米片器件的自然演變，允許軌道高度從 5T 擴展到 4.3T，同時(shí)仍然提供性能增益?；蛘?，通過(guò)叉板設計，可用空間可用于增加板寬度，從而進(jìn)一步增強驅動(dòng)電流。

圖側四個(gè)結構，均為 CFET 的變種 來(lái)源：imec

英特爾則是認為可以使用一種 GAA FET 的最新形態(tài)——堆疊式 CFET 場(chǎng)效應管架構。這種架構的集成密度進(jìn)一步提升，將 n 型和 p 型 MOS 元件堆疊在一起，可以堆疊 8 個(gè)納米片，比 RibbonFET 多一倍。目前，英特爾正在研究?jì)煞N類(lèi)型的 CFET：?jiǎn)纹剑╩onolithic）和順序式（sequential）。不過(guò)，英特爾的 CFET 架構并不是獨立提出的，而是與 IMEC 機構長(cháng)期合作的結果。

總結

在科技的世界里，1nm 無(wú)疑是一個(gè)極具吸引力的存在。然而，正如我們在文章中所提到的，1nm 技術(shù)雖然具有巨大的潛力，但也帶來(lái)了諸多挑戰。

對于許多公司和研究機構來(lái)說(shuō)，1nm 可能代表著(zhù)技術(shù)上的「圣杯」。它不僅僅是一個(gè)物理極限，更是一個(gè)巨大的商業(yè)機會(huì )。例如，1nm 晶體管會(huì )帶來(lái)更快的處理器，更小的內存單元，更高效的能源儲存等等。

通往 1nm 的道路可以謂是復雜又波折。產(chǎn)業(yè)界來(lái)看，這些學(xué)術(shù)的突破性進(jìn)展并不一定能很快用于商業(yè)化的芯片生產(chǎn)。畢竟 3nm 芯片的良率似乎都還是一個(gè)問(wèn)題。從 3nm 到 1nm，摩爾定律如何延續，我們期待著(zhù)更多的深入探索，以克服 1nm 技術(shù)所面臨的巨大挑戰。