燦芯半導體推出兩項創(chuàng )新技術(shù)用于DDR物理層

一站式定制芯片及IP供應商——燦芯半導體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應）兩項技術(shù)。這兩項技術(shù)已經(jīng)開(kāi)始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進(jìn)行部署，將為客戶(hù)帶來(lái)更高效、更穩定的全新體驗。

Zero-Latency （零延遲） 技術(shù)在讀數據通路上，采用了兩種可選的、獨特的采樣方式進(jìn)行數據轉換，而不像其他DDR物理層供貨商采用FIFO進(jìn)行跨時(shí)鐘域轉換，此技術(shù)將延遲降低到最小，節省了硅面積。

True-Adaptive （真自適應）技術(shù)始終對芯片內的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數據/讀數據選通信號的延遲偏差進(jìn)行跟蹤，選擇適當的時(shí)機進(jìn)行補償。采用這個(gè)技術(shù)后，用戶(hù)只需上電后進(jìn)行一次訓練，之后即讓物理層自行跟蹤補償，可完全避免重新訓練帶來(lái)的帶寬損失。

燦芯半導體工程副總裁劉亞?wèn)|表示：“燦芯半導體深耕DDR物理層技術(shù)多年，一直致力于創(chuàng )新架構革新，采用基于這些技術(shù)的物理層IP的客戶(hù)正不斷增加，未來(lái)燦芯半導體也將致力于更好地滿(mǎn)足客戶(hù)需求，為客戶(hù)帶來(lái)更高的價(jià)值?！?/p>