創(chuàng )意攻AI／HPC客制化ASIC市場(chǎng)

IC設計服務(wù)廠(chǎng)創(chuàng )意宣布推出采用臺積電2.5D及3D先進(jìn)封裝技術(shù)（APT）制程平臺，可縮短客制化特殊應用芯片（ASIC）設計周期，有助于降低風(fēng)險及提高良率。創(chuàng )意第一季營(yíng)收雖因淡季較上季下滑，但預期仍為季度營(yíng)收歷史次高，今年5奈米及7奈米委托設計（NRE）接案暢旺，ASIC量產(chǎn)逐步放量，將全力搶攻人工智能及高效能運算（AI／HPC）客制化ASIC市場(chǎng)龐大商機。

創(chuàng )意對今年維持樂(lè )觀(guān)展望，成長(cháng)動(dòng)能來(lái)自5奈米及7奈米AI／HPC相關(guān)芯片NRE接案暢旺，12奈米固態(tài)硬盤(pán)控制IC及網(wǎng)通芯片量產(chǎn)規模放大。再者，創(chuàng )意過(guò)去3年的NRE案會(huì )在今年陸續導入5奈米及7奈米量產(chǎn)，配合臺積電晶圓代工及先進(jìn)封裝產(chǎn)能支持，對爭取系統廠(chǎng)AI／HPC客制化ASIC委外訂單深具信心。

創(chuàng )意發(fā)布2.5D與3D多晶粒APT平臺，支援臺積電CoWoS-S、CoWoS-R、InFO等先進(jìn)封裝技術(shù)。創(chuàng )意提供全方位解決方案，包括完成硅驗證的接口硅智財（IP）、CoWoS與InFO信號及電源完整性、熱仿真流程等，以及經(jīng)產(chǎn)品量產(chǎn)驗證的可測試性設計（DFT）與生產(chǎn)測試。

創(chuàng )意表示，因為擁有多年配備高帶寬內存（HBM）的CoWoS-S產(chǎn)品量產(chǎn)經(jīng)驗，且InFO設計與仿真流程搭配內部7奈米及5奈米晶粒對晶粒接口GLink IP已完成硅驗證。近來(lái)創(chuàng )意使用5奈米制程4Gbps HBM2E物理層與控制器IP，完成了CoWoS-R測試芯片驗證。

創(chuàng )意總經(jīng)理戴尚義表示，創(chuàng )意去年開(kāi)發(fā)出新一代HBM3、GLink-2.5D與GLink-3D等IP，并完成CoWoS-S／R與InFO設計平臺驗證，可說(shuō)是經(jīng)歷了突破性的進(jìn)展。創(chuàng )意與臺積電協(xié)力合作，致力降低最先進(jìn)2.5D與3D技術(shù)使用門(mén)坎，讓客戶(hù)能開(kāi)發(fā)具成本效益的高效能產(chǎn)品，并更快進(jìn)入量產(chǎn)。