更快更強！芯華章HuaPro-P1助力加特蘭新一代芯片產(chǎn)品設計驗證
加入技術(shù)交流群
近日，芯華章科技正式宣布，CMOS毫米波雷達芯片開(kāi)發(fā)的領(lǐng)導者加特蘭微電子與芯華章達成合作，采用芯華章的高性能FPGA原型驗證系統產(chǎn)品-樺捷（HuaPro-P1），驗證新一代復雜芯片的設計。
本文引用地址：http://dyxdggzs.com/article/202202/431239.htm借助芯華章的自主軟件工具鏈，加特蘭可以一鍵完成ASIC設計到FPGA原型的分割和實(shí)現全流程，實(shí)現FPGA原型上的RTL級深度調試，從而達到全系統驗證的目的，縮短從設計驗證到軟件開(kāi)發(fā)的迭代周期，更快與其客戶(hù)展開(kāi)合作。
作為芯華章自主研發(fā)的高性能FPGA原型驗證系統，樺捷（HuaPro-P1）已獲得8項專(zhuān)利授權，可基于自主設計的軟硬件方案，幫助SoC/ASIC芯片客戶(hù)實(shí)現設計原型的自動(dòng)綜合、分割、優(yōu)化、布線(xiàn)和調試，一鍵式自動(dòng)化實(shí)現智能設計流程，有效減少用戶(hù)人工投入、縮短芯片驗證周期，為系統驗證和軟件開(kāi)發(fā)提供大容量、高性能、自動(dòng)實(shí)現、可調試、高可用的新一代智能硅前驗證系統。
加特蘭微電子汽車(chē)產(chǎn)品總監劉洪泉:“在RTL代碼到FPGA原型實(shí)現過(guò)程中，設計分割、時(shí)序與功能等調試工作，會(huì )占據FPGA原型驗證工作比較大的比重。與傳統FPGA平臺相比，芯華章的樺捷（HuaPro-P1）在可調試性和易用性上有顯著(zhù)的提升，可以為我們提供多片FPGA的大容量系統，支持深度調試手段。經(jīng)過(guò)測試，通過(guò)HuaPro 自動(dòng)化工具的輔助，在P1上實(shí)現系統原型與傳統產(chǎn)品相比節約了三倍以上的時(shí)間，并保持了良好性能與穩定的運行，幫助我們加快整體的芯片設計周期。未來(lái)，我們將與芯華章保持長(cháng)期合作，共同以最前沿的技術(shù)賦能復雜芯片設計，加快產(chǎn)品的上市速度，為全球用戶(hù)提供更高性能、更易使用和更低功耗的芯片產(chǎn)品?！?br/>
芯華章科技研發(fā)副總裁陳蘭兵:“芯華章一直致力于為客戶(hù)提供創(chuàng )新性的技術(shù)解決方案，幫助尋找實(shí)現其設計要求的高效驗證路徑，以應對日益復雜的設計與建模帶來(lái)的艱巨挑戰。同時(shí)，EDA工具的研發(fā)也需要良好產(chǎn)業(yè)生態(tài)的推動(dòng)，非常榮幸與銳意創(chuàng )新的加特蘭合作，通過(guò)交流更先進(jìn)的市場(chǎng)需求，幫助我們快速進(jìn)行產(chǎn)品迭代，并構建更強大的驗證解決方案。未來(lái)，我們將持續以用戶(hù)的需求為核心，提供更加創(chuàng )新、快速、可靠的解決方案，助力加特蘭充分發(fā)揮技術(shù)優(yōu)勢，為自動(dòng)駕駛技術(shù)發(fā)展提供助力?！?/section>
評論