打通系統到后端，芯華章發(fā)布首款自研數字全流程等價(jià)性驗證工具

隨著(zhù)GalaxEC的發(fā)布，芯華章自主EDA工具完成了對數字驗證全流程的完整覆蓋，進(jìn)一步完善了自身豐富的系統級驗證產(chǎn)品組合，可以為芯片設計及系統級用戶(hù)提供更全面的敏捷驗證服務(wù)。

GalaxEC已具備當下各類(lèi)主流等價(jià)性驗證工具的所有核心功能，服務(wù)場(chǎng)景貫穿于數字芯片設計從系統級到前后端設計的各個(gè)階段，可一站式滿(mǎn)足用戶(hù)全流程等價(jià)性驗證需求，避免多工具切換成本，幫助工程師確保不同層次設計之間的一致性，支持遍歷式驗證，發(fā)現深層次的臨界設計錯誤，確保設計的正確性并實(shí)現正式簽核。

面向下一代EDA 2.0目標，GalaxEC運用新一代形式化求解算法和并行計算技術(shù)打造高性能求解引擎，可支持原生云部署，提供了豐富完備的用戶(hù)開(kāi)放接口，可以更好地滿(mǎn)足敏捷驗證與設計需要。

在完整的芯片設計流程中，等價(jià)性驗證工具被廣泛應用到設計流程中的各個(gè)不同階段。

當一個(gè)設計經(jīng)過(guò)變換之后，諸如系統C模型級對RTL級、RTL級對RTL級、RTL級對門(mén)級以及門(mén)級實(shí)現之間，工程師需要檢驗變換前后的功能一致性，證明設計的變換或優(yōu)化沒(méi)有產(chǎn)生功能的變化。

這在設計前端的時(shí)序優(yōu)化，后端單元放置優(yōu)化、網(wǎng)表級檢查、ECO修改等中都是必不可少的環(huán)節。

CPU/GPU/AI等圖像處理以及加密算法設計，往往以算法設計為中心并且數據通路繁重，經(jīng)常使用C/C++等高級語(yǔ)言對它們的行為進(jìn)行建模，這就需要保障RTL設計與高階算法C/C++描述完全等價(jià)，確保功能正確

寄存器時(shí)序調整或插入用于功耗優(yōu)化的門(mén)控時(shí)鐘后，需要針對不同設計輸出逐時(shí)鐘周期（Cycle-by-Cycle）精確等價(jià)驗證，如動(dòng)態(tài)功耗優(yōu)化（Power Optimization）、門(mén)控時(shí)鐘（Clock Gating）、時(shí)序調整（Retiming）等

關(guān)鍵節點(diǎn)（如Flip Flop pair）組合邏輯改動(dòng)前后的等價(jià)性驗證，保證在邏輯綜合過(guò)程中沒(méi)有改變原先HDL描述的電路功能，完備驗證從RTL編碼到最終LVS（Layout Versus Schematic）階段設計的功能一致性

為了更好滿(mǎn)足越來(lái)越多的大規模設計驗證需求，GalaxEC支持大容量數據的快速處理，能夠直接讀入和驗證SoC級大設計，自動(dòng)化完成大規模驗證建模，可實(shí)現對大容量SoC級的門(mén)級網(wǎng)表等價(jià)性驗證。

基于對等價(jià)性驗證系統原理的深刻理解，芯華章GalaxEC自主研發(fā)了高效形式驗證求解引擎庫XSolver，求解引擎采用新一代求解算法和并行計算技術(shù)，相對于傳統形式驗證求解引擎，在某GPU算子用例實(shí)驗結果中，表現出百倍以上性能提升，幫助用戶(hù)高效、敏捷地完成復雜系統級項目開(kāi)發(fā)。

具體以Nyuzi GPGPU設計為例，GalaxEC僅僅用時(shí)9分鐘就完成時(shí)鐘樹(shù)綜合前后的網(wǎng)表等價(jià)性驗證，60分鐘內完成Placement布局前后的網(wǎng)表等價(jià)性驗證，45分鐘完成Routing布線(xiàn)前后的網(wǎng)表等價(jià)性驗證。

作為國內領(lǐng)先的無(wú)線(xiàn)通信芯片方案提供商，矽昌通信長(cháng)期專(zhuān)注產(chǎn)業(yè)空白的Wi-Fi AP芯片研發(fā)，發(fā)布了大陸首款無(wú)線(xiàn)路由芯片。

矽昌通信CEO王勝表示：

“無(wú)線(xiàn)通信芯片往往需要具備高度的可靠性、穩定性和極低的功耗，以確保在各種復雜部署條件下的正確運行。
芯華章GalaxEC提供的時(shí)序與組合邏輯等價(jià)性驗證工具，基于自主研發(fā)的XSolver引擎庫和多線(xiàn)程技術(shù)，可以高效、敏捷地驗證數字設計全流程各階段設計的等價(jià)性，特別是在綜合與布線(xiàn)完成后，即使對設計做細微優(yōu)化，也可直接快速驗證優(yōu)化前后設計等價(jià)性，避免了使用傳統動(dòng)態(tài)仿真工具對網(wǎng)表進(jìn)行重復測試，保證了網(wǎng)表變更回歸驗證的完備性，幫助我們更快實(shí)現新產(chǎn)品的開(kāi)發(fā)和上市?！?/span>

芯華章董事長(cháng)兼CEO王禮賓表示：

“GalaxEC的發(fā)布，不僅是芯華章研發(fā)團隊全情投入的成果，也離不開(kāi)各領(lǐng)域產(chǎn)業(yè)用戶(hù)的信賴(lài)和打磨。越來(lái)越多的大規模復雜IC設計需要專(zhuān)門(mén)的等價(jià)性驗證工具來(lái)實(shí)現更快、更完備的驗證收斂。

我們結合用戶(hù)使用場(chǎng)景，打造了這款全流程等價(jià)性驗證系統，可以一站式滿(mǎn)足用戶(hù)主要需求，無(wú)論是系統級還是前端或者后端，從而避免碎片化、兼容性帶來(lái)的驗證效率瓶頸和成本。

未來(lái)，我們將繼續與業(yè)界伙伴保持深度合作，通過(guò)在數字驗證全流程領(lǐng)域的持續創(chuàng )新，不斷推出更符合用戶(hù)定制化需求的敏捷驗證方案，助力數字化創(chuàng )新效率提升?！?br/>

除了帶來(lái)最新的產(chǎn)品研發(fā)成果，芯華章秉承開(kāi)放、共贏(yíng)的合作精神，深度參與本次IDAS峰會(huì )的各個(gè)環(huán)節，與國內外知名學(xué)者、高校專(zhuān)家、企業(yè)領(lǐng)袖同臺論道，為促進(jìn)EDA產(chǎn)學(xué)研生態(tài)深度融合建言獻策。

本次IDAS峰會(huì )由EDA開(kāi)放合作創(chuàng )新組織EDA2主辦。作為EDA2驗證專(zhuān)委相關(guān)分委會(huì )重要成員，芯華章一直保持同組織單位的密切交流，貢獻了大量技術(shù)標準及解決方案，率先提交完整的調試系統波形接口標準文件，并參與形式驗證指引格式FVG標準制定，為國產(chǎn)EDA早日建立統一的行業(yè)標準作出了重要貢獻。