臺積電宣布2023年投產(chǎn)3nm Plus工藝：蘋(píng)果首發(fā)

臺積電在新工藝方面真是猶如一頭猛獸，無(wú)可阻擋(當然取消優(yōu)惠也攔不住)，今年已經(jīng)量產(chǎn)5nm工藝，而接下來(lái)的重大節點(diǎn)就是3nm，早已宣布會(huì )在2022年投入規模量產(chǎn)。

今天，臺積電又宣布，將會(huì )在2023年推出3nm工藝的增強版，命名為“3nm Plus”，首發(fā)客戶(hù)是蘋(píng)果。

如果蘋(píng)果繼續一年一代芯片，那么到2023年使用3nm Plus工藝的，將會(huì )是“A17”。

臺積電沒(méi)有透露3nm Plus相比于3nm有何變化，但是顯然會(huì )有更高的晶體管密度、更低的功耗、更高的運行頻率。

按照臺積電的說(shuō)法，3nm工藝相比于5nm可帶來(lái)最多70％的晶體管密度增加，或者最多15％的性能提升，或者最多30％的功耗降低。

此外，臺積電最近在2nm工藝上取得了重大內部突破，預計有望在2023年下半年進(jìn)行風(fēng)險性試產(chǎn)，2024年投入量產(chǎn)，同時(shí)繼續挺進(jìn)1nm工藝。

臺積電在3nm工藝上將延續FinFET(鰭式場(chǎng)效應晶體管)，2nm上則會(huì )首次引入全新的MBCFET(多橋通道場(chǎng)效應晶體管)，也就是納米片(nanosheet)，可視為從二維到三維的跨越，能夠大大改進(jìn)電路控制，降低漏電率。