14張圖看懂半導體工藝演進(jìn)對DRAM、邏輯器件、NAND的影響

　　近期筆者在清洗業(yè)務(wù)研討會(huì )上發(fā)表了演講。我不是一名清洗工藝專(zhuān)家，在演講中介紹更多的是制造工藝的發(fā)展趨勢及其對清洗的影響。我將在這篇文章中分享并進(jìn)一步討論那次演講的內容，主要圍繞DRAM、邏輯器件和NAND這三大尖端產(chǎn)品。

　　DRAM

　　在DRAM章節的第一張幻燈片中，我按公司和年份呈現了DRAM工藝節點(diǎn)的變化。美光科技、三星和SK海力士是DRAM市場(chǎng)的主導廠(chǎng)商，所以我以這三家公司為代表展示了其各自的工藝節點(diǎn)。DRAM節點(diǎn)尺寸目前是由器件上最小的半間距來(lái)定義的，美光DRAM基于字線(xiàn)，三星和SK海力士則基于主動(dòng)晶體管。

　　圖表下方在一定程度上展示了關(guān)鍵技術(shù)的發(fā)展情況。左側展示了具有掩埋字線(xiàn)的鞍形鰭片存取晶體管。具有掩埋字線(xiàn)的鞍形鰭片是目前存取晶體管的標準。在中間和右下角，顯示了DRAM電容器向更細節距-高長(cháng)寬比結構的演變。

　　影響DRAM工藝縮減的主要問(wèn)題是電容。為了可靠地存儲數據，電容需要大于一定的閾值。要繼續制造出占用面積更小的電容，可以把電容做得更高，薄膜更薄，或者增加薄膜的K值。但是問(wèn)題在于，雖然從機械穩定性的角度還可以可靠地做出更高更薄的電容，但是隨著(zhù)薄膜厚度的降低，漏電會(huì )增加，而且隨著(zhù)薄膜K值的增加，帶隙減小也會(huì )導致漏電問(wèn)題。當前的標準是使用低漏電的鋁基氧化物薄膜和用于高k值的鋯基薄膜組成的復合膜，而且目前還不清楚是否還會(huì )有更好的替代方案。

　　在第五張和第六張幻燈片中，我介紹了一些主要的DRAM工藝塊，并討論了DRAM工藝對清洗和濕條帶的需求。

　　我在DRAM章節最后一張幻燈片中展示了三星工藝節點(diǎn)的清洗次數?？梢钥闯?，隨著(zhù)工藝尺寸的縮減，DRAM清洗次數也在增加，這主要是因為在沉浸光刻步驟后需要進(jìn)行更多次背面斜面清潔，而且越來(lái)越復雜的多層圖案化方案也會(huì )造成多次清洗。