為什么QLC可能是NAND閃存的絕唱？

20 世紀 90 年代末，以 NAND 閃存為基礎的固態(tài)存儲得到廣泛應用。從便攜式設備的存儲卡到臺式機和筆記本電腦的存儲設備，人們預言未來(lái)的數據存儲將擺脫磁性存儲的束縛。隨著(zhù)固態(tài)硬盤(pán)（SSD）在消費市場(chǎng)的興起，有些人認為，用不了多久，每個(gè)人都會(huì )使用固態(tài)硬盤(pán)，而硬盤(pán)驅動(dòng)器（HDD）將被淘汰出歷史舞臺，因為固態(tài)硬盤(pán)的每千兆字節價(jià)格和總體性能實(shí)在是太有競爭力了。

現在人們正在改裝固態(tài)硬盤(pán)，以減少其存儲空間，從而降低其性能和使用壽命。究其原因，主要是 NAND 閃存已經(jīng)達到了一定的密度極限，無(wú)法再進(jìn)一步擴展。改變方法包括在閃存上堆疊更多層（3D NAND），以及增加單個(gè)單元內的電壓電平數量，從而增加位數。雖然這提高了存儲容量，但從單層單元（SLC）到多層單元（MLC）以及今天的 TLC 和 QLC NAND 閃存的過(guò)渡卻帶來(lái)了嚴重的代價(jià)，主要表現為寫(xiě)入周期受限和傳輸速度大大降低。

浮柵概念

NAND 閃存的核心是浮柵概念，該概念最早于 20 世紀 60 年代由浮柵 MOSFET ( FGMOS ) 提出。由于 FGMOS 允許在浮柵中保留電荷，因此它推動(dòng)了 EPROM、EEPROM 和閃存等非易失性半導體存儲技術(shù)的發(fā)展。對于 EPROM，每個(gè)單元由一個(gè)帶有浮柵和控制柵的 FET 組成。通過(guò)在控制柵上施加編程電壓來(lái)誘導熱載流子注入 ( HCI )，電子被注入浮柵，從而有效地打開(kāi) FET。這樣就可以讀出晶體管的狀態(tài)并將其解釋為存儲的位值。

當然，只能對 EPROM 進(jìn)行一次編程，然后需要通過(guò)將整個(gè)芯片暴露在紫外線(xiàn)下（以在氧化硅內引起電離，從而放電 FET）來(lái)擦除值。即使它允許芯片被重寫(xiě)數千次。為了使 EPROM 可在線(xiàn)重寫(xiě)，EEPROM 使用兩個(gè)額外的晶體管改變了基本的僅 FET 結構。最初，EEPROM 使用相同的 HCI 原理來(lái)擦除單元，但后來(lái)它們改用 Fowler-Nordheim 隧穿（FNT，場(chǎng)電子發(fā)射的波機械形式）來(lái)擦除和寫(xiě)入單元，從而消除了熱載流子降解 (HCD) 的破壞性影響。HCD 和 FNT 的應用都是物理?yè)p壞的主要來(lái)源，最終導致單元「泄漏」并使其變得無(wú)用。

結合電荷捕獲閃存 ( CTF )，用更耐用、更強大的氮化硅材料取代原來(lái)的多晶硅浮柵，現代 EEPROM 可在磨損前支持大約一百萬(wàn)次讀/寫(xiě)循環(huán)。

閃存是 EEPROM 的進(jìn)一步發(fā)展，主要區別在于注重速度和高存儲密度，以及使用 HCI 在 NOR 閃存中寫(xiě)入，因為這可以提供速度優(yōu)勢。NOR 和 NAND 閃存之間的區別在于單元的連接方式，NOR 閃存之所以這樣稱(chēng)呼，是因為它的行為類(lèi)似于 NOR 門(mén)：

NOR 閃存硅片上的布線(xiàn)和結構。來(lái)源：Cyferz

要寫(xiě)入 NOR 閃存單元（將其設置為邏輯「0」），需要將升高的電壓施加到控制柵極，從而產(chǎn)生 HCI。要擦除單元（將其重置為邏輯「1」），需要將相反極性的大電壓施加到控制柵極和源極端子，這會(huì )由于 FNT 將電子從浮柵中拉出。

然后通過(guò)將目標字線(xiàn)拉高來(lái)讀取單元。由于所有存儲 FET 都連接到地和位線(xiàn)，因此如果浮柵處于活動(dòng)狀態(tài)，這將拉低位線(xiàn)，從而產(chǎn)生邏輯「1」，反之亦然。NOR 閃存設置為允許逐位擦除和寫(xiě)入，盡管現代 NOR 閃存正在轉向以塊為單位進(jìn)行擦除的模型，就像 NAND 閃存一樣：

NAND 閃存硅片上的布線(xiàn)和結構。來(lái)源：Cyferz

NAND 閃存之所以被這樣稱(chēng)呼，原因很容易從單元的連接方式看出，位線(xiàn)和地之間有多個(gè)單元串聯(lián)（串）。NAND 閃存使用 FNT 進(jìn)行寫(xiě)入和擦除單元，由于其布局，必須始終以頁(yè)面（字符串集合）進(jìn)行寫(xiě)入（設置為「0」）和讀取，而擦除則在塊級別（頁(yè)面集合）上執行。

與 NOR 閃存和 (E)EPROM 不同，讀取值比切換控制門(mén)和檢查位線(xiàn)的電平要復雜得多。相反，必須激活目標單元上的控制門(mén)，同時(shí)對串中不需要的單元的控制門(mén)施加更高的電壓 (>6V)（無(wú)論如何都會(huì )打開(kāi)它們）。根據浮柵內的電荷，位線(xiàn)電壓將達到一定水平，然后可以將其解釋為某個(gè)位值。這也是 NAND 閃存能夠通過(guò)依靠對浮柵電荷水平的精確測量來(lái)在每個(gè)單元中存儲多個(gè)位的方式。

所有這些意味著(zhù)，雖然 NOR Flash 支持隨機（字節級）訪(fǎng)問(wèn)和擦除，因此支持就地執行（XiP，允許直接從 ROM 運行應用程序），但 NAND Flash 的（逐塊）寫(xiě)入和擦除速度要快得多，再加上可能的更高密度，使得 NAND Flash 成為桌面和移動(dòng)數據存儲應用的首選。

擴展難題

隨著(zhù)對閃存每平方毫米字節數的需求不斷增加，制造商已盡最大努力縮小構成 NAND 閃存芯片的晶體管和其他結構。這導致了諸如由于電子泄漏導致數據保留時(shí)間縮短以及由于結構變薄導致磨損增加等問(wèn)題。通過(guò)在每個(gè)單元中存儲更多位來(lái)快速輕松地增加總存儲大小的方法不僅加劇了這些問(wèn)題，而且還帶來(lái)了巨大的復雜性。

從 NAND 閃存的耐久性等級（每個(gè)塊的編程/擦除 (P/E) 周期）來(lái)看，磨損的增加顯而易見(jiàn)，SLC NAND 閃存的 P/E 周期高達 100,000 次，MLC 低于 10,000 次，TLC 約為 1,000 次，QLC 降至數百次 P/E 周期。同時(shí)，較小的特征尺寸使 NAND 閃存更容易受到電子遷移率（例如高環(huán)境溫度）引起的電子泄漏的影響。數據保留率也會(huì )隨著(zhù)磨損而降低，因此，對于高密度、每個(gè)單元多比特的 NAND 閃存，數據丟失的可能性越來(lái)越大。

由于 QLC NAND Flash 的復雜性，每個(gè)單元有 4 位（因此有 16 個(gè)電壓級別），與 TLC 尤其是 SLC 相比，寫(xiě)入和讀取速度大幅下降。這就是為什么 QLC（和 TLC）SSD 使用偽 SLC（pSLC）緩存的原因，該緩存將 SSD 閃存的一部分分配給速度更快的 SLC 訪(fǎng)問(wèn)模式。在 Gabriel Ferraz 之前引用的教程中，通過(guò)寫(xiě)入超出目標 SSD（Crucial BX500）的 pSLC 緩存大小來(lái)說(shuō)明這一點(diǎn)：

來(lái)源：Gabriel Ferraz

盡管最初寫(xiě)入目標 SSD 的速度接近 500 MB/s，但當 45 GB pSLC 緩存填滿(mǎn)時(shí)，寫(xiě)入速度會(huì )降低到底層 Micron 3D QLC NAND 的寫(xiě)入速度，約為 50 MB/s。實(shí)際上，QLC NAND 閃存并不比機械 HDD 快，而且數據保留和耐用性特性更差。顯然，這就是預言中的固態(tài)存儲未來(lái)崩潰的臨界點(diǎn)，因為即使是相對便宜的 NAND 閃存也還沒(méi)有趕上 HDD 的性?xún)r(jià)比。

Gabriel Ferraz 對 BX500 SSD 進(jìn)行的修改涉及使用 MPTools 軟件重新編程其 Silicon Motion SM2259XT2 NAND 閃存控制器，該軟件未提供給消費者，但已泄露到互聯(lián)網(wǎng)上。雖然不像切換「將整個(gè) SSD 用作 pSLC」選項那么簡(jiǎn)單，但這最終是將修改后的固件刷新到驅動(dòng)器后的結果。

現在，BX500 SSD 運行在 pSLC 模式下，存儲容量從 500 GB 降至 120 GB，但 P/E 評級從 QLC 模式下的額定 900 次循環(huán)上升到 pSLC 模式下的 60,000 次循環(huán)，或遠超 3,000%。寫(xiě)入性能持續為 496 MB/s，沒(méi)有 QLC 模式下的任何峰值，導致 PCMark 10 全系統驅動(dòng)器測試中的得分大約翻了一番。

考慮到所有這些，很難找到一條不會(huì )讓現有問(wèn)題進(jìn)一步惡化的 NAND 閃存技術(shù)。也許英特爾和美光不久就會(huì )推出出人意料的 3D XPoint 相變內存新方案。