主宰半導體世界的摩爾定律這回真的走到終點(diǎn)了？

　　1965年，英特爾聯(lián)合創(chuàng )始人戈登·摩爾觀(guān)察到，集成電路的組件數量每12個(gè)月增加一倍左右。此外，每個(gè)價(jià)格最低的芯片的晶體管數量每12個(gè)月翻一番。在1965年，這意味著(zhù)50個(gè)晶體管的芯片成本最低;而摩爾當時(shí)預測，到1970年，將上升到每個(gè)芯片1000個(gè)元件，每個(gè)晶體管的價(jià)格將下降90%。

　　隨著(zhù)更多的數據和一些簡(jiǎn)化，這項觀(guān)察結果演變成了“摩爾定律”：每個(gè)芯片的晶體管數量每12個(gè)月增加一倍。

　　戈登·摩爾的觀(guān)察不是由任何特定的研究或工程需要驅動(dòng)的，只是對事實(shí)的如實(shí)反映。硅芯片行業(yè)注意到了這一點(diǎn)，并開(kāi)始對其加以利用，不僅僅是將其作為一種描述性的、預測性的觀(guān)察，而是作為一種約定俗成的定律：一個(gè)整個(gè)行業(yè)都應該達到的目標。

　　主宰半導體世界的摩爾定律這回真的走到終點(diǎn)了?1

　　英特爾聯(lián)合創(chuàng )始人戈登·摩爾。

　　一切并非偶然。建造一個(gè)硅芯片是一個(gè)復雜的過(guò)程，需要用到來(lái)自許多不同公司的機件、軟件和原材料。為了確保所有不同的部分都能協(xié)同兼容并遵從摩爾定律，計算機行業(yè)繪制了路線(xiàn)圖，展示了為遵從摩爾定律所需要的科技和轉型。麾下囊括了英特爾、AMD、臺積電、GlobalFoundries和IBM的半導體行業(yè)協(xié)會(huì )(SIA)自1992年起開(kāi)始發(fā)布路線(xiàn)圖。1998年SIA與世界各地的類(lèi)似組織共同合作制定了國際半導體技術(shù)發(fā)展路線(xiàn)圖(ITRS)。最近的路線(xiàn)圖發(fā)表于2013年。

　　摩爾定律的原始公式的問(wèn)題很早就顯現出來(lái)了。1975年，因為有了更多的經(jīng)驗數據，戈登·摩爾自己將定律進(jìn)行了更新，將時(shí)間增加了一倍，從最初的12個(gè)月變成了24個(gè)月。30年來(lái)，簡(jiǎn)單的幾何縮小，即使芯片上的每一處都縮小，保證了芯片穩定持續的縮小，與摩爾的預測相吻合。

　　21世紀初，這一幾何縮小趨勢已明顯式微。但人們設計出各種技術(shù)手段來(lái)跟上摩爾定律曲線(xiàn)的步伐。90納米工藝中用到了應變硅;45納米工藝用到了新材料來(lái)提高硅上的每個(gè)晶體管的電容。而22納米則使用了三柵極晶體管來(lái)保持持續的縮小。

　　然而，縱使這些新技術(shù)拼死抵抗，將芯片模式轉化為硅晶圓的光刻技術(shù)仍一直遭受著(zhù)相當大的壓力：目前，193納米波長(cháng)的光被用來(lái)制造僅14納米的芯片。過(guò)大的光波波長(cháng)并非不可逾越的困難，但會(huì )增加制造過(guò)程的復雜性和成本。業(yè)界一直希望13.5納米的極端紫外線(xiàn)(EUV)，在13.5nm波長(cháng)可以解決這一難題，但事實(shí)證明生產(chǎn)EUV科技產(chǎn)品從技術(shù)上來(lái)說(shuō)困難重重。

　　即使有了EUV，也并不確定還能縮小多少;2納米時(shí)，晶體管的長(cháng)度將只有10個(gè)原子那么大，這么小的晶體管將很難穩定地工作。即使這些問(wèn)題都得到了解決，電力使用和損耗困境也將浮出水面：晶體管越來(lái)越緊湊，消耗的能量也越來(lái)越大。

　　如應變硅和三柵晶體管這樣的新科技用了十多年才得以投入生產(chǎn)，而長(cháng)久以來(lái)EUV仍然停留在被討論的階段。成本因素也是一項重要考量。摩爾定律有個(gè)死對頭，名為洛克定律，意為芯片制造的成本每4年便會(huì )翻倍。技術(shù)或可進(jìn)一步增加集成到一個(gè)芯片上的晶體管數量，但制造這些芯片的設備也會(huì )貴上天。

　　近來(lái)，以上這些因素給芯片制造商帶來(lái)了大麻煩。英特爾原計劃在2016年將現有的14納米的Skylakes處理器替換為10納米的Cannonlake處理器，但在2015年就改變了計劃，于2016年推出了仍然是14納米的KabyLake處理器。而Cannonlake在2017年下半年才能推出。

　　這些額外的晶體管變得越來(lái)越難以使用。在80和90年代，額外晶體管的價(jià)值是顯而易見(jiàn)的：奔騰比486快得多，奔騰II比奔騰快得多，諸如此類(lèi)。拜更好的處理器和更高的CPU內核工作時(shí)鐘頻率所賜，現有的工作負載僅從處理器升級便可獲得本質(zhì)性的加速。而這些簡(jiǎn)單的改進(jìn)自21世紀初始便停止了。受熱量的所限，時(shí)鐘速度基本上保持不變，每個(gè)處理器核心的性能只得到了很少的提升。相反，我們看到的是單個(gè)芯片中的多個(gè)處理器核心。這增加了處理器的整體理論性能，但實(shí)際上很難將這種改進(jìn)應用在軟件中。

　　這些困難意味著(zhù)由摩爾定律驅動(dòng)的路線(xiàn)圖現在已經(jīng)走到了終點(diǎn)。2014年，ITRS決定下一個(gè)路線(xiàn)圖將不再受制于摩爾定律。

　　新路線(xiàn)圖將方法描述為“不止于摩爾定律”，而不再將重點(diǎn)放在芯片的制造技術(shù)上。例如，智能手機和物聯(lián)網(wǎng)的發(fā)展，使得各種各樣的傳感器和低功耗處理器成了芯片廠(chǎng)商高度重視的目標。這些設備所使用的高度集成的芯片意味著(zhù)不僅要制造有邏輯能力和緩存的處理器，還要包括RAM、功率調節系統、GPS元件、手機和Wi-Fi收音機，甚至還有如陀螺儀和加速度計這樣的微機電元件。

　　在傳統上，這些不同類(lèi)型的組件要通過(guò)不同的制造過(guò)程來(lái)處理它們的不同需求，而新的路線(xiàn)圖則概述了將它們組合在一起的計劃。集成不同的制造工藝和處理不同的材料需要新的工藝和支持技術(shù)。對于為這些新市場(chǎng)推出芯片的制造商來(lái)說(shuō)，應對這些問(wèn)題可謂比煞費苦心將芯片上的晶體管數量翻倍更重要。

　　此外，超越了硅CMOS工藝的新技術(shù)也將得到重視。英特爾已經(jīng)宣布，將在7納米時(shí)放棄硅。銻化銦(InSb)和砷化鎵銦(InGaAs)有望成為新寵，并提供比硅更高的速度和低得多的功率。納米管和石墨烯形式的碳將繼續被研究且前景光明。

　　雖然已不再是第一考量，對尺寸縮小的研究也并沒(méi)有完全被放棄。大約在2020年，超越三柵極晶體管的“全柵”晶體管和納米線(xiàn)將問(wèn)世。21世紀20年代中期將出現單片型3D堆疊技術(shù)，即在一塊硅片上集成多層元件。

　　至于未來(lái)，大規模的縮小體積也并非全然不可能。使用替代材料、不同的量子效應，甚至更為奇特的技術(shù)如超導材料，都可以在未來(lái)的幾十年中輕輕松松讓芯片體積再縮小，甚至是過(guò)去十五年中更復雜的縮放。足夠大的提升甚至可以重振市場(chǎng)對處理器的需求，這些處理器將僅僅是速度更快，而非更小或更低的功率。

　　但現在，打破定律將成為新常態(tài)。作為預言或準則的摩爾定律，已經(jīng)走到了終點(diǎn)。