通用異步收發(fā)芯片SCC2691的原理及應用

[b]摘要：介紹Philips公司新推出的異步收發(fā)芯片SCC2691的功能與特點(diǎn)。包括SCC2691的引腳定義、主要功能、常用寄存器等內容。在此基礎上，結合實(shí)際工作經(jīng)驗，給出一個(gè)軟、硬件設計的實(shí)例。 關(guān)鍵詞：?jiǎn)纹瑱C 通用異步收發(fā)器(UART) 串口擴展 引 言 1 概 述 　　SCC2619是Philips公司推出的高集成、低能耗的全雙工通用異步收發(fā)器UART。該芯片的接收與發(fā)送速度可以分別定義，接收器采用三倍緩沖方式，在中斷驅動(dòng)系統中大大減少了CPU處理中斷的次數。SCC2691在收、發(fā)雙方之間提供了一種握手方式，當接收方的緩沖區已滿(mǎn)時(shí)，能自動(dòng)使遠程發(fā)送方的發(fā)送失效。除此之外，SCC2691還具有以下特性： △可編程的數據格式為58位數據位;可選擇的 奇偶校驗位;可編程的停止位。 △16位可編程的計數器/定時(shí)器。 △收發(fā)器的波特率可分別按以下方式定義：從 50115.2K共18種固定的波特率;由計數器/定 時(shí)器驅動(dòng)的非標準自定義的波特率;外部時(shí)鐘 的1倍或16倍頻。 △奇偶校驗、幀錯誤、溢出錯誤檢測。 △可編程的通道方式。 △7個(gè)中斷源，但同時(shí)僅有一種中斷輸出。

2 引腳定義 　　SCC2691采用SO、PLCC、DIP等形式封裝。主要引腳功能定義如下。 　　D0D7：數據總線(xiàn)。在CPU和UART之間所有的數據、命令、狀態(tài)信息等都是通過(guò)數據總線(xiàn)進(jìn)行傳遞的。在CEN信號是有效低電平時(shí)，發(fā)送的方向由 WRN和RDN兩個(gè)讀寫(xiě)控制決定;當CEN為高電平時(shí)，數據總線(xiàn)三態(tài)。 　　CEN：芯片使能引腳，低電平有效。低電平使能時(shí)，在CPU與UART之間通過(guò)D0D7傳遞的數據受　　　WRN、RDN和A0A2等引腳控制;高電平時(shí)，使UART與CPU隔離。 　　WRN：寫(xiě)選通，低電平有效。當CEN為低電平時(shí)，WRN上的低電平使數據總線(xiàn)D0D7上的數據被送往由地址A0A2選中的寄存器中。 　　RDN：讀選通，低電平有效。當CEN為低電平時(shí)，RDN上的低電平將被地址A0A2選中的寄存器的內容送往數據總線(xiàn)D0D7。 　　A0～A2：地址輸入端。選擇執行讀寫(xiě)操作的UART寄存器。 　　RESET：復位輸入端，高電平有效。復位時(shí)將清除UART中的狀態(tài)寄存器(SR)、中斷屏蔽寄存器(IMR)、中斷狀態(tài)寄存器(ISR)，設置方式指針指向方式寄存器1(MR1)，使發(fā)送和接收失效，并且引腳TxD置為高電平。 　　INTRN：中斷請求輸出端，低電平有效?？蓮钠邆€(gè)中斷源中選擇一個(gè)作為UART的中斷輸出。CPU可以讀中斷狀態(tài)寄存器(ISR)，以判斷七個(gè)中斷源的狀態(tài)。該引腳是漏極開(kāi)路輸出，需要接上拉電阻。 　　X1/CLK：晶體連接或外部時(shí)鐘輸入端。通常采用3.6864MHz的晶體。 　　X2：晶體連接端。若未連接晶體，最好使該引腳懸空。 　　RxD：串行數據輸入端。 　　TxD：串行數據輸出端。當發(fā)送器空閑、不使能或者UART工作在本地循環(huán)狀態(tài)下，該引腳輸出高電平。 　　MPO：多功能輸出端。通過(guò)對輔助控制寄存器(ACR)進(jìn)行編程，可以選擇以下8種功能作為該引腳的輸出。 ① RTSN：請求發(fā)送，低電平有效?？赏ㄟ^(guò)編程命令寄存器(CR)使該引腳使能，也可以設置方式寄存器(MR)，當發(fā)送方結束發(fā)送或接收方的接收緩沖區已滿(mǎn)時(shí)自動(dòng)復位。 ② C/TO：計數/定時(shí)器輸出。 ③ TxC1X：發(fā)送器頻率的1倍頻輸出。 ④ TxC16X：發(fā)送器頻率的16倍頻輸出。 ⑤ RxC1X：接收器頻率的1倍頻輸出。 ⑥ RxC16X：接收器頻率的16倍頻輸出。 ⑦ TxRDY：表示發(fā)送器保存寄存器(THR)空。低電平有效(漏極開(kāi)路輸出)。 ⑧ RxRDY/FFULL：標識接收器緩沖區非空或已滿(mǎn)。低電平有效(漏極開(kāi)路輸出)。 　　MPI：多功能輸入引腳。該引腳可定義為以下3種功能： ① GPI：通用引腳。該引腳上的跳變或電平狀態(tài)可以作為中斷源反映到中斷狀態(tài)寄存器(ISR)的相應位。 ② CTCLK：計數器/定時(shí)器的外部輸入時(shí)鐘。 ③ RTCLK：接收器或發(fā)送器的外部時(shí)鐘輸入。設置時(shí)鐘選擇寄存器(CSR)可選擇輸入的1倍頻或16倍頻作為接收和發(fā)送的頻率。 3 主要功能 (1)中斷控制 　　以下內部事件的發(fā)生可以使能中斷輸出引腳(INTRN)：發(fā)送保持寄存器(THR)準備好;發(fā)送轉移寄存器(TSR)空;接收保持寄存器(RHR)準備好或已滿(mǎn);接收到break信號的開(kāi)始或結束;計數器達到定義的計數值;MPI端腳的跳變;MPI端腳的電平狀態(tài)。 與中斷控制相關(guān)的寄存器是中斷屏蔽寄存器(IMR)和中斷狀態(tài)寄存器(ISR)。IMR用于從以上七個(gè)中斷源中選擇一種作為觸發(fā)INTRN的條件。CPU 可以讀取ISR來(lái)獲得所有中斷源的狀態(tài)。ISR不受IMR的影響。 (2)操作控制 　　UART的控制邏輯單元接收來(lái)自CPU的命令生成相應的信號來(lái)支配內部各器件進(jìn)行操作?？刂七壿媶卧ㄟ^(guò)地址譯碼和讀寫(xiě)控制使CPU與UART相互通信。地址譯碼與讀寫(xiě)控制之間的關(guān)系見(jiàn)表1。 表1 寄存器地址表 A2 A1 A0 讀(RDN=0)寫(xiě)(WRN=0) 0 0 0 方式寄存器MR1/MR2 方式寄存器MR1/MR2 0 0 1 狀態(tài)寄存器SR 時(shí)鐘選擇寄存器CSR 0 1 0 波特率生成器測試方式命令寄存器CR 0 1 1 接收保持寄存器RHR 發(fā)送保持寄存器THR 1 0 0 1倍頻/16倍頻測試方式輔助控制寄存器ACR 1 0 1 中斷狀態(tài)寄存器ISR 中斷屏蔽寄存器IMR 1 1 0 計數器/定時(shí)器高位輸出寄存器CTU 計數器/定時(shí)器高位預置寄存器CTUR 1 1 1 計數器/定時(shí)器低位輸出寄存器CTL 計數器/定時(shí)器低位預置寄存器CTUR 　　方式寄存器1(MR1)和方式寄存器2(MR2)通過(guò)一個(gè)輔助指針來(lái)訪(fǎng)問(wèn)。當上電復位或通過(guò)命令寄存器(CR)執行復位命令時(shí)，指針指向MR1，以后對MR1的任何讀寫(xiě)操作都使指針指向MR2，并一直指向MR2，直到再次執行復位命令。 (3)計數器/定時(shí)器 　　計數器/定時(shí)器的工作方式和輸入時(shí)鐘源的選擇，可以通過(guò)編程輔助控制寄存器(ACR)從八種方式中選擇。計數器/定時(shí)器的輸出可以設置為多功能輸出口 MPO，定時(shí)器的輸出也可以作為生成波特率的選擇之一。 　?、? 定時(shí)方式：定時(shí)器的輸出是一個(gè)方波，其周期是寄存器CTUR和CTLR中值的2倍。定時(shí)器溢出時(shí)，中斷狀態(tài)寄存器(ISR)中的計數器準備好(counter ready)置位。當發(fā)布一個(gè)中斷計數器命令時(shí)，定時(shí)器不會(huì )終止，僅影響ISR中的counter ready位。當接收到一個(gè)開(kāi)始計數/定時(shí)器命令時(shí)，定時(shí)器會(huì )終止當前的操作，以新的CTUR和CTLR開(kāi)始一個(gè)定時(shí)周期。 　?、? 計數方式：計數器接收到開(kāi)始計數命令后，將計數值送入CTU和CTL。當計數值達到預定的存入CTUR和CTLR中的值時(shí)，ISR中的counter ready位置1，計數操作不會(huì )停止，直到接收到結束計數命令為止。CPU可以在任何時(shí)候設置寄存器CTUR和CTLR，但是該值僅有當結束本次計數并開(kāi)始下一次計數命令時(shí)才有效。 (4)接收和發(fā)送 　　發(fā)送器接收來(lái)自CPU的并行數據，將其轉換為串行數據流送往TxD端口，串行數據流被以一個(gè)開(kāi)始位、可編程個(gè)數的數據位、可選擇的奇偶校驗位和可編程個(gè)數的停止位的組合形式發(fā)送出去。發(fā)送結束后，若沒(méi)有新的數據被送往發(fā)送保持寄存器(THR)，則TxD端腳保持高電平，并且狀態(tài)寄存器(SR)中的位 TxEMT置1。當CPU將一個(gè)新的數據送往THR后，TxEMT位清零，發(fā)送操作繼續。發(fā)布一個(gè)開(kāi)始break命令，可以使發(fā)送器發(fā)送一個(gè)break信號(持續的低電平)。發(fā)送器接收到一個(gè)終止發(fā)送的命令時(shí)，若其正在發(fā)送數據或THR中仍有數據，發(fā)送器會(huì )繼續發(fā)送直到THR為空截止。 　　接收器從RxD引腳接收串行數據，檢測其開(kāi)始位、奇偶校驗位、終止位，若有錯誤則設置狀態(tài)寄存器(SR)中的相應位。接收器將數據送往接收保持寄存器(RHR)，等待CPU以查詢(xún)方式或以中斷方式讀取數據，并且將SR中的RxRDY和中斷狀態(tài)寄存器(ISR)的RxRDY位置1。 　　接收保持寄存器(RHR)是一個(gè)可容納3個(gè)字符的先進(jìn)先出隊列(FIFO)。接收器將從RxD接收到的數據送往FIFO的開(kāi)始位置，并將SR中的 RxRDY置1。RxRDY=1，表示FIFO中有接收字符;而FFULL=1，表示FIFO已滿(mǎn)。在方式寄存器1(MR1)中，可以選擇RxRDY或 FFULL作為接收中斷源。讀RHR可以將其中的數據連同在SR中的相應狀態(tài)位一起從FIFO中彈出。 4 寄存器 　　寄存器是CPU與UART之間進(jìn)行操作的橋梁。CPU通過(guò)編程寄存器來(lái)支配UART操作，另外，各種狀態(tài)寄存器的變化也體現了命令的執行結果。 5 應 用 (1)硬件電路 　　圖1是使用SCC2691設計的擴展串口電路。其中AD0AD7接CPU(億恒C164CI)數據總線(xiàn);A12～A14與CPU地址線(xiàn)相連;、分別與CPU的讀寫(xiě)信號相連;RESET接CPU的RESETOUT;2691_CS是SCC2691的片選信號;INTRN接CPU的中斷輸入端。 (2)測試程序 　　測試程序采用Tasking C集成環(huán)境開(kāi)發(fā)，具體程序見(jiàn)網(wǎng)絡(luò )補充版(http://www.dpj.com.cn)。 [/b]