明導CEO：如何解決制程工藝帶來(lái)的新挑戰

隨著(zhù)20nm SoC已進(jìn)入開(kāi)發(fā)階段，14nm、10nm甚至7nm工藝均在逐步推進(jìn)中。眾所周知，在EDA行業(yè)，20nm工藝要解決的是支持雙重圖形(Double Patterning)的問(wèn)題。明導公司(Mentor Graphics)董事長(cháng)兼首席執行官Walden C. Rhines為大家解析14nm級以后工藝所面臨的挑戰，明導公司在該方面有何作為?

據介紹，14nm面臨的是FinFET、DFR(design for reliability，可靠性設計)、以及考慮到晶體管級缺陷的測試圖形的生成。其中，對于FinFET，包括明導在內的多家供應商都在提供相關(guān)產(chǎn)品和技術(shù)，但能解決后兩個(gè)問(wèn)題的產(chǎn)品目前只有本公司在提供。

針對面向DFR的產(chǎn)品方面，明導公司提供的是“Calibre PERC(Programmable Electrical Rule Checker)。這種ERC(電氣規則檢驗)工具具有用戶(hù)可以方便地設置自主設計規則等特點(diǎn)，適用于ESD(靜電釋放)保護電路、EM(電遷移)以及多電源區域設計的檢查。包括富士通半導體、臺積電(TSMC)等在內，很多企業(yè)都在使用該產(chǎn)品。

對于第三個(gè)問(wèn)題，明導公司開(kāi)發(fā)出名為 UFDM(user defined fault model)的新型故障模型，使用其中的“Cell-Aware”(單元識別)功能，可以處理標準單元內的橋接故障和開(kāi)路故障?，F在，普遍使用的 Stuck-at等故障模型基本上設想的是標準單元的輸入輸出故障，屬于門(mén)級故障。而使用Cell-Aware功能的故障模型是晶體管級，能夠檢查出 Stuck-at模型發(fā)現不了的缺陷。UFDM使用的測試圖形可以由本公司的ATPG(自動(dòng)測試圖形向量生成)工具“Tessent TestKompress”自動(dòng)生成。AMD公司已經(jīng)使用UFDM取得了成果。

對于14nm之后的10nm工藝，業(yè)內對于是否使用EUV曝光還沒(méi)有統一看法，但明導公司提供的提高分辨率的工具群“Calibre RET”應該能發(fā)揮作用。另外，不僅在雙重圖形領(lǐng)域，明導公司在三重圖形、四重圖形的著(zhù)色方面也是業(yè)界的No.1。

對于更先進(jìn)的7nm，恐怕必須要使用EUV。而且，在使用EUV的同時(shí)，還要結合以EUV為前提的Calibre RET。對于7nm，電遷移的影響會(huì )變得相當大。面向DFR的產(chǎn)品“Calibre PERC”也必不可少。微細化程度越高，DFR就越重要。進(jìn)入5nm時(shí)代以后，電子束光刻技術(shù)將進(jìn)入視野，但Calibre RET仍必不可少。