一款雷達芯片的基于掃描路徑法可測性設計
加入技術(shù)交流群
基于掃描路徑法的可測性設計技術(shù)是可測性設計(DFT)技術(shù)的一個(gè)重要的方法，這種方法能夠從芯片外部設定電路中各個(gè)觸發(fā)器的狀態(tài)，并通過(guò)簡(jiǎn)單的掃描鏈的設計，掃描觀(guān)測觸發(fā)器是否工作在正常狀態(tài)，以此來(lái)檢測電路的正確性。但隨著(zhù)數字電路朝著(zhù)超大規模的方向發(fā)展，設計電路中使用的觸發(fā)器的數目也日趨龐大，怎樣采用合適的可測性設計策略，檢測到更多的觸發(fā)器，成為基于掃描路徑法的一個(gè)關(guān)鍵問(wèn)題。
本文采用基于掃描路徑法的可測性設計技術(shù)，對一款約750萬(wàn)門(mén)級雷達芯片的實(shí)際電路進(jìn)行可測性設計。在設計中通過(guò)使用時(shí)鐘復用技術(shù)、時(shí)鐘電路處理技術(shù)以及IP隔離技術(shù)等幾種有效的設計策略，大大提高了芯片的故障覆蓋率，最終達到可測性設計的目的。
1 掃描鏈設計原理
數字電路由大量的組合元件和時(shí)序元件組成，時(shí)序元件具體體現為單個(gè)的觸發(fā)器(DFF)。數字電路基本組成如圖1所示。其中系統時(shí)鐘(CP)來(lái)控制各個(gè)觸發(fā)器的數據端口相應數據的輸入輸出。
基于掃描路徑法的可測性設計就是將電路中的時(shí)序元件觸發(fā)器替換為相應的可掃描的時(shí)序元件掃描觸發(fā)器(SDFF)；然后將上一級掃描觸發(fā)器的輸出端(Q)連接到下一級的數據輸入端(SDI)，從而形成一個(gè)從輸入到輸出的測試串行移位寄存器，即掃描鏈(ScanChain)；通過(guò)CP端時(shí)鐘的控制，實(shí)現對時(shí)序元件和組合邏輯的測試。實(shí)現掃描鏈設計后的電路如圖2所示。
采用掃描設計技術(shù)后，在掃描控制端(SEN)和時(shí)鐘端的控制下，通過(guò)掃描數據輸入端，可以把需要的數據串行地移位到掃描寄存器單元中，串行地控制各個(gè)單元；同時(shí)也可以通過(guò)掃描輸出端(Scan_out)串行地觀(guān)測它們。這樣就增加了時(shí)序電路的可控制性和可觀(guān)測性。
2 掃描鏈策略設計
圖2中虛線(xiàn)部分為掃描觸發(fā)器，即掃描鏈的基本組成單元，其構成原理如圖3所示。
掃描鏈設計前，電路中的觸發(fā)器都是通過(guò)系統時(shí)鐘端口控制數據的變化，因而在做掃描設計時(shí)可以通過(guò)系統時(shí)鐘復用檢測到更多的觸發(fā)器，以此達到控制掃描觸發(fā)器的目的。
同樣的道理，一些特殊電路中的觸發(fā)器也是采用手動(dòng)或者軟件的方法將它們串聯(lián)到掃描鏈中，以此增加可掃描的觸發(fā)器數，最終使故障覆蓋率得以提高。但需要注意的是，這些可測性設計策略應用的前提是不能改變原始設計的功能。
3 設計中采用的策略
在進(jìn)行DFT設計并插入掃描鏈的時(shí)候，最為重要的一個(gè)問(wèn)題就是測試覆蓋率，而它的最終值是由觸發(fā)器的總數和最終能夠測試到的觸發(fā)器的數目的比值決定的，因此是否能夠盡可能多地測試到本雷達芯片電路中的觸發(fā)器，成為掃描路徑法設計的一個(gè)關(guān)鍵問(wèn)題。針對實(shí)際的設計電路提出了以下三種有效的設計策略，由最終測試結果可知，采用此設計策略后可大大提高測試覆蓋率，滿(mǎn)足設計指標需要。
3．1 時(shí)鐘復用技術(shù)
每個(gè)觸發(fā)器都受系統時(shí)鐘控制，系統時(shí)鐘能夠覆蓋本設計中大部分的觸發(fā)器元件，因而考慮使用時(shí)鐘復用技術(shù)，在插入掃描鏈進(jìn)行測試時(shí)，把測試時(shí)鐘引入到系統時(shí)鐘上，這樣測試時(shí)鐘就能覆蓋盡可能多的觸發(fā)器，并在插入掃描鏈后，替換成掃描觸發(fā)器。其實(shí)現原理如圖4所示。
從圖中可以看出，時(shí)鐘電路產(chǎn)生很多不同頻率的時(shí)鐘以滿(mǎn)足不同模塊的需求，在時(shí)鐘電路的輸出端口加入相應的選擇器(MUX)控制時(shí)鐘的選擇；當處于正常工作狀態(tài)時(shí)，MUX選擇正常的時(shí)鐘進(jìn)入相應的模塊，進(jìn)而實(shí)現相應的功能；當處于掃描狀態(tài)時(shí)，這些MUX都是選擇同樣的掃描測試時(shí)鐘信號(Te cp)進(jìn)人到各個(gè)模塊進(jìn)行測試。這樣做的優(yōu)點(diǎn)在于不僅滿(mǎn)足了測試選擇的需要，而且也盡可能地測試到所有觸發(fā)器，滿(mǎn)足測試覆蓋率的需要。
3．2 特殊時(shí)鐘電路處理
在本設計中存在很多特殊的電路，其中有一種時(shí)鐘發(fā)生電路是不能進(jìn)行掃描路徑法的可測性設計，具體的電路圖如圖5所示。
在這種結構中，時(shí)鐘從第二個(gè)觸發(fā)器的Q端輸出，輸入到第三個(gè)觸發(fā)器的時(shí)鐘(CP)端。由于掃描時(shí)鐘無(wú)法控制第三個(gè)以及后續的觸發(fā)器，設計的掃描鏈將不會(huì )覆蓋之后的電路，結果導致故障覆蓋率降低，測試覆蓋率也會(huì )下降。
改進(jìn)此種電路結構的方法是手動(dòng)或者用軟件方式增加一個(gè)MUX選擇器，當在掃描鏈插入時(shí)，正常的控制時(shí)鐘信號就會(huì )進(jìn)入第三個(gè)觸發(fā)器的時(shí)鐘端。具體實(shí)現的電路結構如圖6所示。
使用此策略，在插入掃描鏈后，當MUX選擇器處在掃描狀態(tài)時(shí)，掃描時(shí)鐘就會(huì )連接到后續的觸發(fā)器，并將其連接到掃描鏈上，這樣就會(huì )大大提高故障覆蓋率，從而提高測試覆蓋率。
評論