NAND FLASH在儲存測試系統中的應用
加入技術(shù)交流群
K9K8GOSUOM地址是通過(guò)復用8個(gè)I／O口送入芯片的。這樣的設計顯著(zhù)減少了芯片的管腳數目，并為系統升級帶來(lái)了方便。在CE和WP為低時(shí)，把WE置低可以把K9K8G08UOM的命令、地址和數據通過(guò)I／O口寫(xiě)進(jìn)去。數據在WE的上升沿寫(xiě)入芯片。命令鎖存使能(CLE)和地址使能鎖存(ALE)用來(lái)區分I／O口的數據是命令還是地址。K9K8G08UOM有1G字節地址空間，需要30位的地址，所以字節的地址需要五個(gè)周期依次送入：行低地址、行高地址、列低地址、列中地址、列高地址。頁(yè)的讀操作和編程操作都需要同樣的五個(gè)地址周期緊跟在相應的命令輸入之后。然而，在塊的擦除操作中，只要有三個(gè)地址周期。不同的操作通過(guò)往命令寄存器寫(xiě)不同的命令來(lái)區分。本文引用地址：http://dyxdggzs.com/article/194960.htm
1．2 K9K8G08UOM控制器技術(shù)
本系統中采用FPGA作為K9K8G08UOM存儲器的控制器，可以在極少的軟件操作下獨立完成K9K8G08UOM的各種操作，從而降低系統對FLASH存儲器的額外支出，提高讀寫(xiě)速度。FPGA的控制邏輯時(shí)序是通過(guò)硬件語(yǔ)言VHDL開(kāi)發(fā)的，VHDL語(yǔ)言以其快捷、獨立、可讀性等優(yōu)點(diǎn)很好的完成FLASH基本操作的時(shí)序控制。下面是以VHDL語(yǔ)言以狀態(tài)機的形式開(kāi)發(fā)的部分讀操作程序。
K9K8G08UOM儲存器的基本操作由三種類(lèi)型：讀操作、頁(yè)編程操作、擦除操作，其流程圖如圖2所示。
進(jìn)行讀操作時(shí)，首先通過(guò)FPGA的端口置低K9K8G08UJOM的片選信號／CS，然后置高CLE命令腳，并發(fā)送read1(0x00)命令，WE的上升沿發(fā)送，命令發(fā)送完畢后，置低CLE。在發(fā)送地址之前，置高ALE，在每一個(gè)WE上升沿依次寫(xiě)入5個(gè)地址周期，之后置低ALE，完成地址的選定。接著(zhù)發(fā)送read2(0x30h)，開(kāi)始讀取地址單元的數據。
數據頁(yè)編程操作和讀取操作流程類(lèi)似。操作都是以頁(yè)為單位進(jìn)行的。當R/Bur信號為低時(shí)，說(shuō)明正在對FALSH進(jìn)行寫(xiě)入操作，當為高時(shí)，說(shuō)明頁(yè)編程操作結束。
擦除操作是以塊為單位進(jìn)行的，即一次擦除塊內的64頁(yè)，在發(fā)送地址時(shí)只需要3個(gè)地址周期。
評論