DDR測試系列之一――力科DDR2測試解決方案

DDR2簡(jiǎn)介

從1998年的PC100到今天的DDR3，內存技術(shù)同CPU前端總線(xiàn)一道經(jīng)歷著(zhù)速度的提升及帶寬的擴展。雖然DDR3在當今已經(jīng)量產(chǎn)與使用，DDR2在實(shí)際上還擔任著(zhù)內存業(yè)界應用最廣泛最成熟的中流砥柱的角色。

DDR2在DDR的基礎上將芯片接口時(shí)鐘頻率提高一倍并將工作電壓從2.5V降低至1.8V，從而使其能在相對更低的功耗下獲得更高的傳輸速率。一般情況下，DDR2的輸入時(shí)鐘頻率覆蓋200/266/333/400/533MHz，傳輸比特率覆蓋400/533/667/800/1066Mb/s/pin。相對于DDR，由于速度的提升，DDR2在主板設計要求上也有所變化。內存控制器每Channel可級聯(lián)的DIMM數從DDR時(shí)期的4到8條減少至2到3條，數據線(xiàn)（DQ）上的終端電阻從主板上的分立電阻搬移到了DRAM芯片內部（ODT），數據同步信號（DQS）由單端信號變?yōu)閱味嘶虿罘挚蛇x信號。DDR2主板系統架構如右圖所示。

圖1 DDR2主板系統架構

DDR2總線(xiàn)與工作流程

以通用計算機主板上的DDR2總線(xiàn)為例，DDR2信號線(xiàn)可以分為數據、命令、時(shí)鐘3部分。其中數據線(xiàn)部分主要完成數據傳輸工作，包括數據線(xiàn)DQ0-63、Data Mask線(xiàn)DM0-7、數據同步線(xiàn)DQS/DQS# (數據同步線(xiàn)可選單端或差分，通過(guò)設定內存芯片內部寄存器EMR[1]的A10位進(jìn)行選擇)；命令線(xiàn)部分包括地址線(xiàn)A0-14、Bank選擇線(xiàn)BS0-2、行地址選擇RAS#、列選擇CAS#、寫(xiě)使能WE#、片選CS#、時(shí)鐘使能CKE及芯片內部終端電阻使能ODT組成，主要完成尋址、組成各種控制命令及內存初始化工作；差分時(shí)鐘信號線(xiàn)CK/CK#為整個(gè)內存芯片工作提供時(shí)鐘。

所有的信號線(xiàn)中，除了數據線(xiàn)DQ與數據同步線(xiàn)DQS/DQS#為雙向信號線(xiàn)外，其余所有信號線(xiàn)均為單向信號線(xiàn)，只能由內存控制器發(fā)出信號。

對于電源和地線(xiàn)，內存顆粒上有一個(gè)參考電壓輸入和三組1.8V電源與地線(xiàn)，分別為芯片上的數據端口，鎖相環(huán)和芯片電路供電。

對于DDR2內存的工作流程可以非常粗略的概括如下：內存系統上電后由內存控制器對內存芯片進(jìn)行初始化，主要是配置芯片的工作模式寄存器（MRS/EMRS），從而將內存芯片配置為某種特定的工作模式。初始化完成之后內存芯片便進(jìn)入Idle模式，此時(shí)便可接收控制命令將芯片內部某Bank激活，該Bank所在的地址代表了后面讀寫(xiě)某個(gè)具體內存地址時(shí)的行地址。

Bank激活之后便可接收讀/寫(xiě)命令及對應的列地址從而進(jìn)行相應的讀寫(xiě)操作了。

右圖為DDR2 SDRAM簡(jiǎn)化的工作狀態(tài)圖，從圖上可以看出內存芯片具體的工作過(guò)程實(shí)際上是非常復雜的，中間包括了芯片各種狀態(tài)的轉換、易失存儲單元的數據刷新以及讀寫(xiě)操作的中斷等等。也正是由于DDR2芯片工作的這種復雜性，加之DDR2測試項目指標眾多，導致了我們在對DDR2總線(xiàn)進(jìn)行手工測試時(shí)異常復雜與繁瑣，致使手工對DDR2信號進(jìn)行較全面的測試幾乎成了不可能完成的任務(wù)。

力科推出的QPHY-DDR2一致性測試軟件包使這個(gè)復雜的問(wèn)題迎刃而解，它可以自動(dòng)測試JEDEC組織規定的所有DDR2一致性測試項目并自動(dòng)生成測試報告，從而極大的提高DDR2測試的精確性與效率。

圖二 DDR2 SDRAM簡(jiǎn)化的工作狀態(tài)圖

DDR2測試項目

DDR2信號測試項目可主要分為時(shí)鐘測試，電氣性能測試及時(shí)序測試三個(gè)部分。

一）時(shí)鐘測試

時(shí)鐘測試部分主要測試差分時(shí)鐘信號線(xiàn)CK/CK#的各方面參數，包括絕對及平均時(shí)鐘周期、絕對及平均高/低脈寬、占空比抖動(dòng)、周期抖動(dòng)、Cycle to Cycle抖動(dòng)以及連續n周期累積誤差tERR(n per)。其中連續n周期累積誤差tERR(n per)為統計測量時(shí)鐘信號連續n個(gè)周期時(shí)間與n倍平均時(shí)鐘周期時(shí)間的差值，其具體計算公式如下：

JEDEC標準要求測量n分別為2、3、4、5、6-10、11-15時(shí)tERR(n per)的最大及最小值。對于這樣的要求，如果要用手工測量將是非常耗時(shí)且低效率的。力科QPHY-DDR2軟件包的時(shí)鐘測量部分支持上述所有參數的自動(dòng)測量，僅需使用一根差分探頭將時(shí)鐘信號接入示波器即可完成所有的測量工作，測量后的所有參數結果及對應波形將列在自動(dòng)生成的測試報告中并與JEDEC標準中門(mén)限值進(jìn)行比較。如下圖為使用QPHY-DDR2測量tERR(6-10 per)時(shí)的部分結果與對應波形。

圖三 力科QPHY-DDR2測量tERR(6-10 per)的部分結果與對應波形

二）電氣性能測試

DDR2電氣性能測試部分主要測量各信號的直/交流邏輯高/低電平、信號過(guò)沖/下沖幅度及范圍、差分信號DQS及Clock輸入電壓及交叉點(diǎn)電壓、DQ及DQS輸出信號上升/下降沿斜率（SoutR、SoutF）最大/最小值、DQ，DQS及Clock輸入信號上升/下降沿斜率(SlewR、SlewF)最小值等等。

對斜率測量時(shí)，由于DQ及DQS信號為雙向信號線(xiàn)，需要首先對數據線(xiàn)上的信號進(jìn)行讀寫(xiě)分離，之后才能分別測量寫(xiě)操作時(shí)的輸入斜率及讀操作時(shí)的輸出斜率。實(shí)際上，對于時(shí)序測量部分的很多指標包括輸入/輸出前導時(shí)間及建立/保持時(shí)間等進(jìn)行測量時(shí)，同樣需要首先對數據線(xiàn)上的信號進(jìn)行讀寫(xiě)分離。

下圖為JEDEC標準中所繪制的一個(gè)簡(jiǎn)單的讀操作波形。從圖中我們可以看出，DQS與DQ信號基本上是邊沿對齊的。同時(shí)，在DQ線(xiàn)上出現數據的前一個(gè)時(shí)鐘周期DQS信號會(huì )被置低作為前導信號，之后DQ會(huì )隨著(zhù)DQS的跳變而依次送出4或8個(gè)連續的Burst數據。