基于DSP和FPGA的汽車(chē)防撞高速數據采集系統

該模塊是DSP與FPGA進(jìn)行通信的接口模塊。通過(guò)該模塊，DSP可以實(shí)現向FPGA傳輸控制信號，FPGA也可以通過(guò)該模塊將FIFO中的數據傳給DSP。CE、WE、RE、OE為DSP輸入的使能信號，CLK為FPGA提供內部時(shí)鐘，CLKOUT2是EMIF的輸出時(shí)鐘，為DSP與FPGA通信提供時(shí)鐘頻率，DSP_Addr(19：0)為DSP的輸入地址，DSP_DataBus(31：0)為DSP的數據總線(xiàn)。FPGA根據讀使能信號OE與片選信號CE的輸入邏輯來(lái)判斷EMIF是進(jìn)行讀操作還是寫(xiě)操作。當DSP通過(guò)EMIF讀取數據時(shí)，FPGA中的數據從dpram_data(31：0)輸入，由DSP_DataBus(31：0)管腳傳送給DSP；若寫(xiě)數據，將DSP_DataBus(31：0)傳來(lái)的數據從dout(31：0)送入FPGA。
2．4 人機交互模塊
人機交互模塊分為按健電路和LCD顯示電路。限于篇幅，本文僅介紹LCD電路。
LCD顯示部分我們采用真空熒光顯示點(diǎn)陣式VFD屏，其優(yōu)點(diǎn)是能高亮度發(fā)光。由于我們選擇的屏是5 V供電，所以由DSP過(guò)來(lái)的3．3 V的信號線(xiàn)需要經(jīng)過(guò)74LVCA245轉化為5 V，再與VFD屏的控制器接口相連，LCD控制器接口如圖8所示。

3 軟件設計
本系統軟件主要由DSP和FPGA組成。其中DSP由系統初始化部分；系統功能模塊的EMIF模塊，FLASH模塊和SDRAM模塊組成以及人機交互模塊組成。而FPGA設計則由FIFO模塊以及DCM模塊組成，軟件總體模塊框圖如圖9所示。

在整個(gè)系統中，DSP芯片負責DSP系統初始化部分和系統功能模塊兩個(gè)部分。其中DSP系統初始化部分包括DSP引導程序，DSP芯片中各硬件寄存器的設置，以及EDMA，定時(shí)中斷等寄存器的設置。而系統功能模塊中，包括FLASH模塊和SDRAM模塊，由于本系統中DSP需要處理的數據容量比較大，自身的存儲容量不夠，所以一些數據需要存儲于FLASH中，而在運行過(guò)程中，很多數據的處理也要在SDRAM中進(jìn)行；而DSP EMIF模塊主要用來(lái)連接FPGA，FLASH和SDRAM。
FPGA邏輯設計部分包括了AD邏輯設計，DCM邏輯設計以及FIFO模塊的邏輯設計。這塊功能設計的主要目的是利用FPGA的硬件邏輯模塊，同時(shí)進(jìn)行2路高速AD數據的采集，并將數據放至由ISE軟件的IPcore生成的FIFO中，最后由FIFO再通過(guò)由與EMIF相對應的邏輯接口將數據傳輸到DSP中。而整個(gè)邏輯設計過(guò)程中，其時(shí)鐘均由DCM模塊來(lái)產(chǎn)生，DCM模塊可以由ISE軟件的IPcore來(lái)生成，可以通過(guò)IP core生成系統需要的時(shí)鐘頻率，有延時(shí)少，抖動(dòng)小等優(yōu)點(diǎn)。
最后人機交互程序主要是包括LCD模塊以及鍵盤(pán)模塊。其中LCD來(lái)對數據進(jìn)行顯示，而鍵盤(pán)模塊來(lái)對系統的各個(gè)參數進(jìn)行設定。

4 結束語(yǔ)
文中在對目前高速數據采集系統的發(fā)展狀況、FPGA可編程控制器件和DSP數字信號處理系統的深入研究的基礎上，采用了高速ADC+FPGA+ DSP的設計方案，設計了一款高速數據采集系統，能夠用于高速行駛的汽車(chē)防撞報警設備中，實(shí)時(shí)檢測目標汽車(chē)與障礙物之間的距離，及時(shí)提醒駕駛員要提高警惕，注意安全駕駛。