芯片-封裝協(xié)同設計方法優(yōu)化SoC

隨著(zhù)工藝節點(diǎn)和裸片尺寸不斷縮小，采用倒裝芯片封裝IC器件的消費電子產(chǎn)品的數量日益增加。但是，倒裝芯片封裝制造規則還沒(méi)有跟上工藝技術(shù)發(fā)展的步伐。 本文介紹了用芯片-封裝協(xié)同設計方法優(yōu)化SoC的過(guò)程。
隨著(zhù)工藝節點(diǎn)和裸片尺寸不斷縮小，采用倒裝芯片封裝IC器件的消費電子產(chǎn)品的數量日益增加。但是，倒裝芯片封裝制造規則還沒(méi)有跟上工藝技術(shù)發(fā)展的步伐。

因此需要一種更精確、更高效的I/O接口設計方法，特別是針對倒裝芯片設計的I/O接口設計方法。這種一體化芯片-封裝協(xié)同設計方法應允許開(kāi)展早期的可行性研究，還要能優(yōu)化封裝和芯片接口設計，同時(shí)能滿(mǎn)足芯片和封裝需要的嚴格約束條件。

目前，大多數倒裝芯片設計公司都采用內部方法進(jìn)行倒裝芯片規劃。這種方法主要利用電子表格捕獲和存儲設計輸入和約束。公司自己開(kāi)發(fā)腳本處理電子表格中的數據，并產(chǎn)生指令去指導設計實(shí)現。這種方法通常是從一個(gè)簡(jiǎn)單的系統開(kāi)始，然后隨著(zhù)設計復雜性的提高，逐漸發(fā)展成為一套復雜的格式和腳本。

這種方法有許多缺點(diǎn)。首先，這種系統的維護費用昂貴并會(huì )降低設計師的產(chǎn)能。第二，電子表格在設計描述方面有很大的局限性。第三，腳本缺乏綜合能力，無(wú)法執行假設分析，也無(wú)法對設計進(jìn)行成本、性能和可靠性方面的優(yōu)化。第四，基于電子表格和腳本的系統不能精確預測設計的最終實(shí)現。

協(xié)同設計環(huán)境

隨著(zhù)裸片的不斷縮小以及I/O數量和速度的不斷提高，芯片和封裝之間的接口很快成為了設計中約束最嚴格的部分。能夠及時(shí)并且同時(shí)設計出高質(zhì)量和低成本的封裝與芯片可以實(shí)現完全不同于普通或故障芯片的成功產(chǎn)品。

因此需要一種一體化的芯片-封裝協(xié)同設計系統，這種系統要使用工業(yè)標準的數據庫OpenAccess，并能與第三方封裝和接口實(shí)現工具相接。這種一體化設計環(huán)境能讓設計師在單個(gè)數據庫中查看和操作芯片與封裝數據。由于設計數據庫包含了完整的封裝和芯片實(shí)現數據，這種數據庫可以同時(shí)供芯片和封裝設計小組使用。

Tcl接口允許用戶(hù)開(kāi)發(fā)Tcl腳本來(lái)探測設計數據，產(chǎn)生數據報告，并實(shí)現設計流程的自動(dòng)化。通過(guò)使用數據庫或LEF/DEF等標準接口還可以在協(xié)同設計環(huán)境和第三方芯片與封裝實(shí)現工具之間實(shí)現數據交換。

高效的封裝和芯片協(xié)同設計解決方案必須具有快速建立原型的能力，因為需要在設計周期早期就做出封裝決策，此時(shí)設計網(wǎng)表和/或物理庫還沒(méi)有準備好。預測最終實(shí)現的精度也很重要。如果沒(méi)有足夠的精度，在原型設計或規劃階段做出的設計決策可能導致實(shí)現困難，從而嚴重影響出帶時(shí)間。

保守的規劃可能不必要的增加封裝成本。協(xié)同設計系統需要允許用戶(hù)開(kāi)發(fā)出多種場(chǎng)景來(lái)讓設計師測試不同的封裝方案。有了這種功能后，用戶(hù)可以用不同的基底堆疊方法建立原型設計，并通過(guò)可行性檢查找到最便宜的封裝解決方案。

任何設計參數變化都是遞增的，設計可以用修改后的設置自動(dòng)更新。例如，如果用戶(hù)想試驗具有較少層數的基底、或較小BGA、或不同比例的I/O焊盤(pán)單元，用戶(hù)可以在短短幾分鐘內導入/產(chǎn)生一種新的基底堆疊方案，或產(chǎn)生另一個(gè)BGA，或建立一套新的I/O單元原型。不同的設計解決方案可以保存為獨立的數據庫供比較和設計審查。還可以從可行性和成本方面對每種設計進(jìn)行評估。

任何規劃工具需要與最終實(shí)現有很好的相關(guān)性。一個(gè)規劃只有能夠順利地實(shí)現才是完美的。在采用傳統方法時(shí)，封裝版圖設計師必須用手工方式確認封裝的可布線(xiàn)性。這樣做將延長(cháng)項目時(shí)間，并增加用于評估的封裝數量。

集成化的芯片-封裝協(xié)同設計環(huán)境應包含自動(dòng)化的封裝可行性布線(xiàn)器，用于對許多封裝進(jìn)行快速和精確的評估。這種封裝可行性分析是減少設計小組與封裝供應商之間工程反復的關(guān)鍵。

由于大多數封裝修改和確認可以在同一個(gè)封裝-芯片協(xié)同設計環(huán)境中完成，因此詳細的封裝版圖只是在最終的版圖實(shí)現和驗證時(shí)才需要。

如今大多數倒裝芯片設計依賴(lài)于以前人們熟知的良好凸點(diǎn)圖案。這種“一成不變”的解決方案可能導致嚴重的過(guò)度設計，并且增加不必要的封裝成本。

集成式的倒裝芯片封裝協(xié)同設計解決方案，提供從自動(dòng)到完全定制的一整套創(chuàng )建功能。它能自動(dòng)綜合在所選封裝中可布線(xiàn)的凸點(diǎn)覆蓋宏(bump-cover macro)，并滿(mǎn)足SPG(信號到電源和地)約束條件,還能從文件格式導入定制的凸點(diǎn)覆蓋宏。

此外，穩固可靠的版圖編輯器能讓用戶(hù)在GUI中直觀(guān)地創(chuàng )建和編輯凸點(diǎn)覆蓋宏。在具有凸點(diǎn)覆蓋宏庫的情況下，系統可以為設計選擇最佳的宏，從而實(shí)現更小的裸片面積、更少的封裝布線(xiàn)層以及更好的電源與地分布。

這種系統中使用的綜合方法可以確定最優(yōu)的凸點(diǎn)版圖，形成最高性?xún)r(jià)比的解決方案，并滿(mǎn)足最嚴格的約束條件。

集成式芯片-封裝協(xié)同設計規劃環(huán)境的一個(gè)最重要優(yōu)點(diǎn)是，它能同時(shí)從封裝和芯片的角度考慮約束條件。當約束中存在沖突時(shí)，工具需要作出智能仲裁。