基于FPGA的高精度信號源的設計

摘要：為進(jìn)行高精度信號源的設計，同時(shí)降低設計成本，以CyclONe II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對正弦信號等數據進(jìn)行1/4周期壓縮存儲到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現了正弦信號源的設計，同時(shí)，實(shí)現三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數字調制信號，系統還具有掃頻、指定波形次數等功能。仿真結果表明，信號源精度高，頻率調整步進(jìn)可達0.034 92 Hz，頻率范圍為0.034 92 Hz~9.375 MHz，制作成本低，功能豐富。

　　0 引言

　　近年來(lái)電子信息技術(shù)飛速發(fā)展，使得各領(lǐng)域對信號源的要求不斷提高，不但要求其頻率穩定度和準確度高，頻率改變方便，而且還要求可以產(chǎn)生任意波形，輸出不同幅度的信號等。DDFS技術(shù)是自上世紀70年代出現的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號的采樣定理的基礎上提出來(lái)的，從“相位”的概念出發(fā)，進(jìn)行頻率合成，不但可利用晶體振蕩的高頻率穩定度、高準確度，且頻率改變方便，轉換速度快，便于產(chǎn)生任意波形等，因此，DDFS技術(shù)是目前高精密度信號源的核心技術(shù)。

　　1 DDFS技術(shù)原理及相關(guān)參數計算

　　DDFS技術(shù)的原理：將對正弦信號(或其他信號)的采樣量化數據存入ROM存儲器中，在時(shí)鐘的控制下，依次或隔一定步進(jìn)讀取ROM中的數據，再通過(guò)D／A轉換芯片轉換成模擬信號，進(jìn)一步經(jīng)后級的低通濾波器、功率放大電路等來(lái)實(shí)現頻率合成。其主要的組成部分包括相位累加器、數據存儲ROM表、D／A轉換、低通濾波器及功率放大電路等。

　　根據DDFS原理，DDFS主要參數包括正弦信號的采樣點(diǎn)數N，最高輸出頻率fomax，最低輸出頻率fomin及頻率分辨率△fo等。本設計要產(chǎn)生1 Hz～10 MHz范圍內，步進(jìn)為1 Hz的正弦信號，參數計算如下：

1)輸出頻率通式fo ，N為采樣點(diǎn)個(gè)數，S為步進(jìn)長(cháng)度。

　　2)輸出最高頻率fomax ；根據奈奎斯特采樣定理，1個(gè)周期至少采樣兩個(gè)點(diǎn)才能保證原信號的頻率信息。而實(shí)現工程應用中一個(gè)周期至少采樣16個(gè)點(diǎn)或更多點(diǎn)，以保證輸出信號的質(zhì)量。輸出最高頻率要達10 MHz，所需的系統時(shí)鐘信號頻率fc為160 MHz。由于本文使用的外接晶振為50 MHz，則必須使用CycloneII系列FPGA自帶的數字鎖相環(huán)(PLL)對輸入時(shí)鐘進(jìn)行倍頻，以達到所需的時(shí)鐘頻率160 MHz?？扇?倍頻到150 MHz。此時(shí)系統輸出的最高頻率為：fomax=150 MHz／16=9．375 MHz。雖然通過(guò)提高鎖相環(huán)的倍頻數，可進(jìn)一步提高工作頻率，從而可以產(chǎn)生更高的輸出信號頻率，但由于在進(jìn)行DDFS模塊設計時(shí)，其所能工作的最高頻率將制約著(zhù)倍頻數。
　　3)輸出最低頻率fomin 要做到fc／N=1 Hz，則N=2n=150M，n=log2(150 M)=[27．16]=28。即ROM中的采樣數據為150M點(diǎn)，對應的尋址ROM的地址位數據長(cháng)度為28位。

　　4)頻率分辨率△fo △fo=fc/2n，已知ROM的地址位至少為28位，本設計中取32位，這樣所得的fomin及△fo為150M／232=0．03492 Hz。

　　5)ROM數據1／4周期壓縮 ROM的尋址地址位長(cháng)度為32位，即所需的ROM單元數將為232個(gè)。但ROM中并不需要存儲這么多數據點(diǎn)，因為數據重復量非常大，只需存入一定量的點(diǎn)即可。本設計中，根據正弦信號周期內的數據特點(diǎn)，對周期正弦信號的(0，π／2)區間進(jìn)行1 024點(diǎn)的采樣，進(jìn)行12位的量化并存入ROM。這相當于對(0，2π)區間進(jìn)行了4 096個(gè)點(diǎn)的采樣，ROM數據量壓縮為1／4。此時(shí)，相位累加器輸出地址位相應修改為30位。這樣以來(lái)，在進(jìn)行數據輸出時(shí)，對(π，2π)區間的數據要做取補的運算。因為在這個(gè)區間上正弦信號數據為負值。

　　6)ROM地址位長(cháng)度 通過(guò)數據壓縮，ROM的地址只需10位，此時(shí)，只需要對相位累加器的30位地址位輸出值，取高10位用于ROM尋址即可。

　　7)步進(jìn)位長(cháng)度 步進(jìn)最大應為232／24=228，即為28位的二進(jìn)制數。