基于SOPC的雷達多功能接口模塊的設計與實(shí)現

摘要：為了滿(mǎn)足高性能和小型化的要求，采用SoPC技術(shù)在一片FPGA上實(shí)現了多個(gè)嵌入式系統來(lái)完成1553B通信和顯示處理等航電接口功能，特別是用VHDL語(yǔ)言實(shí)現了軟件可配置的彩色調色板和分層疊加顯示技術(shù)，使得系統具有集成度高、配置靈活、可靠性高等優(yōu)點(diǎn)。詳細介紹了各子模塊的主要功能、工作原理和關(guān)鍵技術(shù)，該模塊已經(jīng)成功應用于實(shí)際系統中。
關(guān)鍵詞：機載雷達；FPGA；SoPC；IP核；MieroBlaze；PowerPC 405

0 引言
機載火控雷達的接口模塊要承擔數據處理機所有的接口任務(wù)，包括與雷達外部的航空電子系統總線(xiàn)、與雷達內部其他分系統(如發(fā)射機等)的通信以及輸出雷達視頻信號給航空電子綜合顯示器。這些接口功能有的比較復雜，如顯示處理接口要將雷達數據處理機送來(lái)的目標、天線(xiàn)、航跡和地圖等數據經(jīng)過(guò)處理后形成符合標準的視頻信號輸出，有的要求高可靠性和實(shí)時(shí)性，如航電總線(xiàn)通信接口，而對于高性能的軍用設計，又要求盡可能減小空間、功耗和重量。隨著(zhù)半導體工藝水平的不斷發(fā)展，現場(chǎng)可編程門(mén)陣列(FPGA)技術(shù)也在不斷進(jìn)步，與1999年相比，FPGA的成本降低了500倍，邏輯容量提高了200倍，功耗降低了50倍，速度加快了40倍，并提供存儲器、高速并行和串行I／O、嵌入式處理器、DSP等強大功能，使得它的應用正向更廣泛的領(lǐng)域發(fā)展。SoPC作為一種特殊的嵌入式微處理器系統，融合了SoC和FPGA各自的優(yōu)點(diǎn)，并具備軟硬件在系統可編程、可裁減、可擴充、可升級的功能，已逐漸成為一個(gè)新興的技術(shù)方向，采用基于SoPC的FPGA來(lái)設計嵌入式計算機系統，可以在提高系統性能的同時(shí)，將外圍的數字電路模塊和存儲器放入芯片內設計，大大減少芯片數量，最大限度地提高系統的集成度，是目前最能滿(mǎn)足小型化、高性能要求的新技術(shù)。本文采用Xilinx公司的基于Virtex-ⅡPro FPGA的32位軟核MicroBlaze和32位PowerPC系列處理器硬核PowerPC 405。

1 應用系統和外部接口
本文所設計的通用型多功能接口模塊包括3個(gè)接口子模塊，即與外部航電系統通信的1553B總線(xiàn)接口子模塊(MBI)、雷達內部分系統之間的通信控制子模塊(M0)和航電顯示接口子模塊(TVJ)。這些子模塊功能彼此獨立并具有實(shí)時(shí)性要求，對于MBI模塊，需要系統能夠實(shí)時(shí)地響應外部數據收發(fā)和高可靠性，處理速度不一定很高，對于顯示控制模塊，需要系統具有較高處理速度和能力以便能完成彩色雷達圖像的分層疊加顯示和地圖畫(huà)面的連續顯示，針對這些要求，充分采用SoPC技術(shù)，將3個(gè)嵌入式計算機系統都放在FPGA內部設計實(shí)現，很好地滿(mǎn)足了設計需求。圖1為該系統的總體框圖，3個(gè)子模塊分別連接3種外部接口，同時(shí)它們通過(guò)公用的與Multibus的接口獨立完成與主控計算機的數據交換。

2 系統功能和實(shí)現
2．1 MBI子模塊電路設計
圖2為1553B總線(xiàn)接口子模塊(MBI)系統框圖，Microblaze是MBI功能塊的32位核心微處理器，它是一個(gè)專(zhuān)門(mén)為Xilinx FPGA優(yōu)化的RISC嵌入式軟處理器，具有32個(gè)32 b通用寄存器、硬件乘法器、32 b地址總線(xiàn)和32 b數據總線(xiàn)、三操作數32 b指令字，片內總線(xiàn)遵循OPB(On-chip Peripheral Bus)標準，OPB是一種完全同步總線(xiàn)，OPB總線(xiàn)接口提供分離的32位地址總線(xiàn)和32位數據總線(xiàn)。通過(guò)OPB總線(xiàn)實(shí)現對1553B協(xié)議芯片、32位實(shí)時(shí)鐘、異步串行口(UART)、GPIO和雙口RAM的擴展和控制。在雙口RAM1的另一個(gè)端口設計了與Multibus的存儲器接口功能，使Multibus總線(xiàn)和OPB總線(xiàn)上的主設備可同時(shí)對RAM1進(jìn)行存取不會(huì )產(chǎn)生沖突，且可在Multibus上實(shí)現雙向中斷功能，此外通過(guò)Multibus的I／O接口和OPB總線(xiàn)接口也可以對32位雷達實(shí)時(shí)鐘同時(shí)進(jìn)行存取而不產(chǎn)生沖突。

為了可以靈活地設置1553B協(xié)議芯片的工作方式，在此通過(guò)一個(gè)OPB總線(xiàn)上的16位GPIO來(lái)保存和修改對芯片的工作方式的設置，它包括5位RT地址RTA[4：0]，6位工作模式設置MSEL[5；0]，芯片復位MRST等控制。以上電路除1553B控制器和變壓器外全部都在FPGA內部用IP核和VHDL設計實(shí)現，MBI軟件上電后對1553B控制器進(jìn)行初始化，然后實(shí)時(shí)查詢(xún)和響應雷達數據處理主機通過(guò)Multibus上的雙口RAM1送來(lái)的命令和數據以及1553B總線(xiàn)上發(fā)來(lái)的命令，完成與其他航電設備的數據交換和通信。