基于SOPC的雷達多功能接口模塊的設計與實(shí)現
加入技術(shù)交流群
2．2 M0子模塊電路設計
圖3為內總線(xiàn)接口子模塊(M0)系統框圖，W8051是與8051單片機兼容的IP軟核，它通過(guò)工作在方式2下的8051串行口實(shí)現雷達內總線(xiàn)M0主控器功能，分別為W8051擴展了4 KB的程序ROM和256 B的RAM，同時(shí)擴展了4 KB的雙口RAM2并掛接在Multibus上，以實(shí)現與主控計算機的數據交換。主控計算機通過(guò)一個(gè)I／O(INT)來(lái)中斷W8051，整個(gè)M0控制系統均在FPGA內部實(shí)現，軟件在這個(gè)獨立的計算機系統上實(shí)現自定義的M0內總線(xiàn)通信協(xié)議，以完成主控計算機與內總線(xiàn)上雷達其他從設備(如發(fā)射機、接收機等)的可靠通訊。本文引用地址：http://dyxdggzs.com/article/191090.htm
2．3 TVJ子模塊電路設計
TVJ功能塊的核心是基于FPGA的硬處理器核PowerPC 405，PowerPC 405是專(zhuān)門(mén)為嵌入式應用而設計的高性能32位PowerPC系列處理器芯核，對于Virtex-ⅡPro系列FPGA，其實(shí)現型號為PowerPC405D5，其內核的結構主要包括1個(gè)5級流水線(xiàn)單元，1個(gè)虛擬存儲器管理單元，1個(gè)指令和數據獨立的Cache單元，1個(gè)調試口和3個(gè)可編程計數器，片內總線(xiàn)遵循PLB(Processor Local Bus)標準，PLB是一種高性能的同步總線(xiàn)，用于連接處理器和高速外設，提供分離的32位地址總線(xiàn)和64位數據總線(xiàn)。通過(guò)PLB總線(xiàn)接口實(shí)現對視頻RAM、彩色查找表LUT、32位計數器、UART和雙口RAM3的擴展，在雙口RAM3的另一端實(shí)現了與Multibus的存儲器接口及雙向中斷功能，視頻RAM分為A、B兩塊，共4 MB，顯示分辨率為575×575×16 b，通過(guò)PLB總線(xiàn)和多路切換電路可以對它們進(jìn)行讀／寫(xiě)，同時(shí)視頻RAM的內容經(jīng)讀取控制電路讀出后經(jīng)彩色查找表變換為24位真彩色數字視頻再經(jīng)過(guò)D／A變換和運放的驅動(dòng)輸出模擬視頻信號。通過(guò)PLB總線(xiàn)可以隨時(shí)設置彩色查找表LUT的內容以實(shí)時(shí)地進(jìn)行多種分層疊加彩色顯示方式的切換。視頻時(shí)序發(fā)生電路產(chǎn)生符合PAL制式的同步／消隱信號，當有外部同步信號輸入時(shí)，外同步檢測電路可自動(dòng)識別出來(lái)并與外部的鎖相環(huán)(PLL)配合，產(chǎn)生與外同步信號完全一致的視頻時(shí)序信號，保證最后輸出的模擬視頻與其完全同步。除去視頻RAM，PLL，D／A、和運放電路外，整個(gè)PowerPC 405系統和顯示控制的時(shí)序、邏輯電路及彩色查找表等都在FPGA內部實(shí)現。如圖4所示。
評論