<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于SOPC的雷達多功能接口模塊的設計與實(shí)現

基于SOPC的雷達多功能接口模塊的設計與實(shí)現

作者: 時(shí)間:2011-07-22 來(lái)源:網(wǎng)絡(luò ) 收藏

2.4 TVJ子模塊視頻控制電路設計
視頻控制電路是TVJ子模塊的關(guān)鍵電路,它包括PLB總線(xiàn)接口、VRAM切換控制電路、視頻時(shí)序發(fā)生器、VRAM地址發(fā)生器、彩色查找表和控制/狀態(tài)寄存器,如圖5所示。

本文引用地址:http://dyxdggzs.com/article/191090.htm

e.JPG


PLB總線(xiàn)接口主要完成視頻控制電路與系統PLB總線(xiàn)的符合IBM CoreConnect總線(xiàn)規范的無(wú)縫接口電路。VRAM切換控制電路完成系統對兩塊顯存讀/寫(xiě)控制的交替切換。PLB_EMC是Xilinx嵌入式開(kāi)發(fā)套件EDK自帶的PLB總線(xiàn)外部存儲器控制接口IP。VRAM_A和VRAM_B都是存儲視頻圖像數據的顯存,切換控制電路在任意時(shí)刻總是將1塊顯存掛接在PLB_EMC接口上,而從另一塊顯存讀出視頻圖像數據經(jīng)過(guò)調色板變換后輸出給D /A產(chǎn)生要顯示的彩色圖像信號。修改顯示畫(huà)面時(shí)CPU通過(guò)PLB總線(xiàn)先對掛接在PLB_EMC接口上的VRAM_A進(jìn)行改寫(xiě),同時(shí)用VRAM_B讀出的數據來(lái)完成顯示,然后通過(guò)設置控制寄存器切換到另一狀態(tài),再用VRAM_A完成顯示,而對VRAM_B改寫(xiě)以使兩塊顯存數據保持相同,這樣系統讀/寫(xiě)顯存時(shí)就不會(huì )影響顯示了,同時(shí)VRAM切換控制電路可以設置為只對高8位、只對低8位和對16位這3種顯存存取方式,以此來(lái)實(shí)現顯存的快速存取和背景疊加顯示功能。
PAL視頻時(shí)序發(fā)生器產(chǎn)生顯示所需的時(shí)鐘、行場(chǎng)同步和消隱信號,提供給VRAM地址發(fā)生器子模塊,用于形成尋址外部顯存的地址。將FPGA內部的存儲器資源例化為一個(gè)128 K×4 b的ROM,然后將1幀時(shí)間長(cháng)度(40 ms)的信號設計成.coe格式文件作為ROM的初始化數據。
VRAM地址發(fā)生器就是根據PAL視頻時(shí)序發(fā)生器給出的行、場(chǎng)同步和消隱信號來(lái)產(chǎn)生讀顯存需要的地址,并與PAL制式信號時(shí)序同步。
彩色查找表的功能是將從顯存讀出的視頻圖像數據經(jīng)過(guò)查表處理后形成24位RGB彩色數字視頻提供給D/A變換輸出到顯示器顯示。查找表共512個(gè)單元,將其分為兩部分,0~255為第一個(gè)表,256~511為第二個(gè)表,顯存輸出的數字視頻要么通過(guò)第一個(gè)表,要么通過(guò)第二個(gè)表來(lái)轉換,不能同時(shí),當數字視頻高8位為全0時(shí),將使用低8位去索引第一張表,當高8位不為全0時(shí),將使用高8位去索引第二張表,這樣系統可以由軟件來(lái)靈活地設置修改彩色查找表的內容從而實(shí)現多種分層和疊加的彩色顯示方式。

3 SoPC技術(shù)在設計中的應用
開(kāi)發(fā)采用Xilinx公司的EDK(嵌入式開(kāi)發(fā)套件)和ISE工具軟件。EDK工具包中集成了硬件平臺生成器(Platgen)、軟件平臺生成器(Libgen)、仿真模型生成器(Simgen)、軟件編譯器(Mb-gcc/ppc-gcc)和軟件調試工具(Mb-gdb/ppc-gdb)等,通過(guò)集成開(kāi)發(fā)環(huán)境XPS,用戶(hù)可以調用上述所有工具,來(lái)完成嵌入式系統開(kāi)發(fā)的整個(gè)流程。
可配置嵌入式系統的配置層面包括,處理器配置:如指令或數據緩沖配置,協(xié)處理器或硬件加速器;系統配置:如I/O外設選擇、定制、DMA選擇、存儲器外設選擇、定制等;用戶(hù)專(zhuān)用外設和電路:將專(zhuān)用電路設計成為用戶(hù)自定義的IP Core,然后在系統中添加調用來(lái)實(shí)現。用戶(hù)自定義的IP Core要求必須用HDL設計并滿(mǎn)足片內總線(xiàn)接口和EDK工程的規范,如有專(zhuān)門(mén)目錄結構和處理器外設定義文件(.MPD)、外設分析定義文件(.PAO)等。如果自定義的IP Core要具有軟件驅動(dòng),那設計還要完全符合相應的總線(xiàn)底層驅動(dòng)接口規范??傊畬oPC技術(shù)應用在的設計中具有以下優(yōu)點(diǎn):由于往往是實(shí)現專(zhuān)用功能的嵌入式計算機小系統,在芯片RAM資源可以滿(mǎn)足系統的設計要求的前提下,可以將系統存儲器都集成到FPGA內部,大大減小體積和功耗,減少芯片數量;硬件設計的更改可通過(guò)重新配置FPGA器件來(lái)實(shí)現,增加設計靈活性,降低設計風(fēng)險。

4 結語(yǔ)
由于FPGA內部集成的通信接口和IP Core的種類(lèi)的不斷豐富,使得在更多的應用領(lǐng)域使用SoPC技術(shù)進(jìn)行嵌入式系統設計已成為可能。該已成功地應用于實(shí)際產(chǎn)品中,取代了以往3個(gè)單獨的接口模塊,大大減小了體積,降低了功耗,在提高了性能的同時(shí)也提高了系統的可靠性,并為設計體積更小、性能更強的接口模塊提供了發(fā)展方向。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: SOPC 雷達 多功能 接口模塊

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>