淺析ISSP結構化ASIC解決方案

結構化專(zhuān)用集成電路(structured ASIC)對設計工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(ISSP)是一種結構化ASIC解決方案，該技術(shù)適合于高速ASIC設計，這是因為ISSP可以解決設計人員的很多問(wèn)題：ISSP器件為多達七層金屬化設計，其中最上兩層可以由客戶(hù)定制以符合不同的設計要求，下面幾層由IP、可測試性設計(DFT)模塊以及為減少深亞微米(DSM)效應和時(shí)鐘畸變問(wèn)題的電路。這些設計模塊和電路有助于提高測試覆蓋率，并減少可測試性設計需求，包括SCAN、BIST、BSCAN及TestBus的所有的測試技術(shù)都嵌入在基本陣列中。采用現有的ISSP技術(shù)可以實(shí)現工作頻率高達300MHz的系統性能。

表1所示的ISSP-STD器件是當前用戶(hù)設計中可以采用的五種，從表中可以看出這些器件最高可以達到170萬(wàn)個(gè)邏輯門(mén)密度，以及307Mb嵌入式可配置內存。

ISSP-HIS系列

在網(wǎng)絡(luò )和通訊這些高速應用系統中都會(huì )有一些高速接口，這些接口可以是以單獨的芯片或集成在專(zhuān)用標準產(chǎn)品(ASSP)或ASIC中的內核形式實(shí)現。用單獨的芯片作為接口的解決方案需要更大面積、更高功耗，還需要提供高速時(shí)鐘信號，此外其成本也更高。相對而言，ASIC高速接口內核的方法是一種更可取方案，NEC電子根據該方案推出了ISSP技術(shù)的子系列 - ISSP高速接口(ISSP-HIS)系列。

將具有ISSP-HIS基本陣列的ISSP系列擴大，這意味著(zhù)通過(guò)工藝認證的串并/并串轉換器(SERDES)內核已經(jīng)可以適用于這種技術(shù)。該內核的工作速率可以從622Mbps到1.25Gbps以及2.5Gbps到3.125Gbps，完全能滿(mǎn)足不同實(shí)際應用要求。此外，該內核還可以支持Infiniband、XAUI、千兆以太網(wǎng)以及PCI-Express接口。設計中我們同時(shí)還考慮到了功耗問(wèn)題，在3.125Gbps時(shí)每個(gè)信道為220mW，完全滿(mǎn)足客戶(hù)的低功耗ASIC設計要求。

ISSP-HSI的發(fā)展過(guò)程中包含三種不同密度的基本陣列。最小的基本陣列有四個(gè)SERDES通道，最大的基本陣列有16個(gè)SERDES通道，可以將高達2Mb的嵌入式可配置內存與一百萬(wàn)可用門(mén)集成。除SERDES內核外，預先還集成了四個(gè)模擬鎖相環(huán)(APLL)和16個(gè)延遲線(xiàn)環(huán)路(DLL)。器件的內部供電電壓為1.5V，輸入/輸出電壓為1.5V、2.5 V和3.3V。

高性能的設計同時(shí)還需要先進(jìn)的封裝技術(shù)。因此，我們對ISSP采用兩種新封裝形式，即先進(jìn)的球柵陣列(ABGA)和倒裝芯片球柵陣列(FCBGA)。ABGA是采用線(xiàn)邦定的倒裝芯片封裝形式。

成熟的設計流程

上面所述的技術(shù)將獨特的ISSP技術(shù)與ASIC的性能和功能優(yōu)點(diǎn)以及傳統門(mén)陣列的低成本和短設計周期優(yōu)勢相結合。此外，設計工程師還可以訪(fǎng)問(wèn)NEC的OpenCAD設計環(huán)境，它包含物理底層規劃、時(shí)鐘驅動(dòng)設計、分層設計以及其它先進(jìn)的設計技術(shù)。

此外，NEC電子還與Synplicity和Tera Systems公司合作。Synplicity利用定制映射技術(shù)對Synplify ASIC綜合軟件進(jìn)行了優(yōu)化以支持ISSP架構，并開(kāi)發(fā)一個(gè)FPGA和ASIC設計工程師都可理解的綜合設計流程。Tera Systems公司與NEC電子合作開(kāi)發(fā)出一種優(yōu)化ISSP寄存器傳輸級(RTL)規則檢查和規劃工具，保證了在RTL設計階段的時(shí)序收斂和物理實(shí)現。

ISSP2 - 90nm結構化ASIC解決方案

新結構化ASIC的ISSP2系列可以提供多達四百萬(wàn)個(gè)可用的ASIC門(mén)、10Mb嵌入式可配置內存，以及實(shí)現500MHz的工作頻率。ISSP2的性能和集成度超過(guò)最先進(jìn)的FPGA，但設計周期與ISSP一樣，非重復的工程成本低。

ISSP2器件集成了10Gbps單端口SERDES接口和下一代3Gbps串行ATA接口，使之成為高端計算和高帶寬網(wǎng)絡(luò )應用的理想器件。ISSP2系列基于NEC公司的90納米技術(shù)(UX6)，UX6技術(shù)是用在A(yíng)SIC和ISSP上的先進(jìn)技術(shù)，該技術(shù)適用于寬帶通訊、高端計算和存儲系統以及移動(dòng)計算等低功耗、高性能應用。ISSP2器件的結構采用五到七層的金屬化布線(xiàn)設計，其中上面兩層可根據客戶(hù)需要定制，以滿(mǎn)足不同的設計需要，下面的幾層是根據NEC電子IP和DFT模塊預先設計好的，包括降低信號完整性和時(shí)鐘畸變等問(wèn)題的電路?；谶@些IP和功能模塊可以極大地減少ASIC的開(kāi)發(fā)成本，不需要客戶(hù)為解決深亞微米時(shí)鐘和信號完整性問(wèn)題而投入大量設計人員成本和高昂的工具成本。

ISSP開(kāi)放式聯(lián)盟計劃

ISSP的開(kāi)放式聯(lián)盟計劃是使ISSP成為廣泛應用的結構化ASIC設計平臺的推廣策略一部分。在該計劃中將成立ISSP認證設計室、ISSP認證第三方IP內核及EDA供應商聯(lián)盟。計劃中的認證設計室、認證第三方IP和EDA供應商聯(lián)盟三部分使客戶(hù)能夠很快開(kāi)發(fā)出以ISSP為基礎的解決方案。在這個(gè)計劃中，NEC電子將把客戶(hù)推薦給已通過(guò)認證具有ISSP設計能力的設計公司。所有通過(guò)認證的公司在需要的情況下都可以得到便利的技術(shù)培訓和技術(shù)支持，并可以不斷更新ISSP庫和設計手冊。必要時(shí)這些公司還可以使用NEC電子的設計工具，加入他們自己的或從其它渠道獲得的IP。通過(guò)ISSP認證的設計公司將發(fā)送一份簽收(sign off)網(wǎng)表或GDSII給NEC制造原型芯片。

為進(jìn)一步增加更多的ISSP IP，第三方IP供應商也可以將他們的IP內核加入到ISSP平臺中。經(jīng)認證后，處理器和接口這一類(lèi)IP內核將被增加到IP庫中?？傊?，ISSP技術(shù)的目標是使用戶(hù)跟上市場(chǎng)需求的步伐，具體體現在采用90nm技術(shù)、用易用的設計流程得出優(yōu)化的設計結果，以及與第三方合作為用戶(hù)提高他們的關(guān)鍵競爭力等方面。