針對噪聲模擬設計的 ASIC 修復

噪聲是混合信號 ASIC 中的一個(gè)常見(jiàn)問(wèn)題，會(huì )降低性能并危及產(chǎn)品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產(chǎn)品進(jìn)行交付。討論了通過(guò)校正模擬電路中的噪聲、進(jìn)行調整、校準增益和偏移以及清潔電源來(lái)優(yōu)化 ASIC 的方法。其回報是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉。

噪聲是混合信號 ASIC 中的一個(gè)常見(jiàn)問(wèn)題，會(huì )降低性能并危及產(chǎn)品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產(chǎn)品進(jìn)行交付。討論了通過(guò)校正模擬電路中的噪聲、進(jìn)行調整、校準增益和偏移以及清潔電源來(lái)優(yōu)化 ASIC 的方法。其回報是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉。
簡(jiǎn)介
本應用筆記解決了模擬設計中常見(jiàn)的缺陷，即噪聲。它討論了針對墨菲定律在預定 ASIC 生產(chǎn)中出現的問(wèn)題的一些解決方案。此外，還建議了一些步驟或程序來(lái)幫助工作設計師和工程師解決常見(jiàn)的設計問(wèn)題。
噪聲是混合信號 ASIC 中的一個(gè)常見(jiàn)問(wèn)題，會(huì )降低性能并危及產(chǎn)品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產(chǎn)品進(jìn)行交付。討論了通過(guò)校正模擬電路中的噪聲、進(jìn)行調整、校準增益和偏移以及清潔電源來(lái)優(yōu)化 ASIC 的方法。其回報是更快的上市時(shí)間，甚至可以防止額外的 ASIC 制造旋轉。
的專(zhuān)用集成電路 (ASIC) 的首片成功率超過(guò) 90%。您可能想知道為什么我們要討論“解決”這個(gè)問(wèn)題的方法？畢竟，ASIC 幾乎可以工作了，沒(méi)有時(shí)間旋轉它并仍然滿(mǎn)足市場(chǎng)窗口的要求。聽(tīng)起來(lái)有點(diǎn)熟？不幸的是，墨菲定律1 說(shuō)：“任何可能出錯的事情，都會(huì )在糟糕的時(shí)候出錯”，這也適用于此。無(wú)論我們如何模擬、構建現場(chǎng)可編程門(mén)陣列（FPGA）和原型，都會(huì )有驚喜。小事情需要改進(jìn)。然后，正當你認為自己已經(jīng)接近目標時(shí)，銷(xiāo)售人員卻表示，如果沒(méi)有其他“小”功能，他們就無(wú)法銷(xiāo)售該設備。當然，引進(jìn)的期限不能延長(cháng)。這種戲劇并不陌生，它可能是 ASIC 設計師的噩夢(mèng)。
我們經(jīng)常在 ASIC 上看到模擬設計錯誤。我們拿起一塊板，在角落里有一個(gè)“哎呀邏輯”，這個(gè)設計功能在當時(shí)看來(lái)是正確的，但現在顯然不起作用了。本文討論解決“哎呀”問(wèn)題的方法。我們提供了添加外部電路的提示和技巧，以使許多 ASIC 可用于原型設計，或者在許多情況下可用于可交付的產(chǎn)品。我們展示了如何校正模擬電路中的噪聲、進(jìn)行調整、校準增益和偏移以及清潔電源?；貓笫敲總€(gè)人的目標：更快的上市時(shí)間，甚至避免額外的 ASIC 制造旋轉。
優(yōu)化模擬以降低噪聲
噪聲是混合信號 ASIC 中的一個(gè)常見(jiàn)問(wèn)題，主要是因為數字邏輯開(kāi)關(guān)噪聲會(huì )進(jìn)入敏感的模擬電路。圖 1 顯示了情況布局，其中每個(gè)模塊都有自己的電源和接地引腳。盡管如此，數字電路正在以快速邊沿切換電流，從而對接地和電源引腳產(chǎn)生串擾和反彈。

如果同一封裝中有兩個(gè)芯片（一個(gè)模擬芯片和一個(gè)數字芯片），并且構建方式非常類(lèi)似于混合芯片，則這種布局將是理想的。該配置將允許兩個(gè)真正獨立的接地，因為電路不會(huì )共享公共硅基板。唉，在現實(shí)世界中，這個(gè) ASIC 是一個(gè)芯片，但擁有盡可能多的獨立電源和接地引腳仍然很重要。這為我們排除故障和解決問(wèn)題時(shí)提供了的靈活性?，F在讓我們看看優(yōu)化該電路中某些模塊的方法。
微處理器和數字邏輯中的開(kāi)關(guān)噪聲
我們從右下角開(kāi)始檢查圖 1 電路，即微處理器和其他數字邏輯，它們都是開(kāi)關(guān)噪聲的來(lái)源。缺乏經(jīng)驗的設計人員可能會(huì )說(shuō)，“但時(shí)鐘只有 1MHz?！?這是事實(shí)，但完美方波的邊緣具有延伸至無(wú)窮大的奇次諧波。實(shí)際上，多的能量是在前五到七個(gè)諧波中。同樣在時(shí)鐘系統中，時(shí)鐘使除傳播延遲之外的邊沿一致。，CMOS 輸出在開(kāi)關(guān)期間消耗電流。
圖2顯示了電流的兩種用途：一是給下的電容充電；二是給后級電容充電。第二，在開(kāi)關(guān)期間為兩個(gè)晶體管部分供電。請參見(jiàn)圖 3 中的數據。雖然電流很小，但當有數百萬(wàn)個(gè)晶體管進(jìn)行開(kāi)關(guān)時(shí)，電流就會(huì )累積起來(lái)。
ASIC 修復嘈雜的模擬“Oops”_2.png
這會(huì )給我們帶來(lái)什么？一些設計人員使用術(shù)語(yǔ)“模擬”和“數字”來(lái)區分電源域和接地域。我們分別更喜歡“干凈”和“骯臟”這兩個(gè)詞，因為它有助于思考過(guò)程。在 ASIC 內部，接地可能會(huì )反彈，從而將數字接地噪聲引入模擬電路。因此，這兩個(gè)接地域需要在一個(gè)系統星點(diǎn)處連接，以保持噪聲分離。選擇電源去耦電容器時(shí)需要考慮電容器的自諧振。數字邏輯中的閾值可消除噪聲，而模擬電路則沒(méi)有閾值。
提高 ADC 的 SNR
現在轉向為 ADC 供電的模擬前端 (AFE)。它由多路復用器、放大器和濾波器組成。如果 ADC 信號有噪聲，我們會(huì )查看輸入信號的信噪比 (SNR)，以確定可以改進(jìn)的地方。有幾個(gè)簡(jiǎn)單的問(wèn)題需要問(wèn)。是否使用了 ADC 的全部范圍？我們可以使用放大器和數字電位器添加增益或偏移來(lái)居中并優(yōu)化信號范圍嗎如果輸入信號噪聲太大，我們可以清理源的電源，甚至使用低噪聲基準來(lái)為其供電嗎？是否存在帶外 (OOB) 射頻干擾 (RFI) 或電磁干擾 (EMI)？我們可以屏蔽電路、添加雙絞線(xiàn)、使用差分輸入放大器或添加低通濾波器來(lái)消除共模噪聲嗎？5,6 這些問(wèn)題的簡(jiǎn)短答案是，是的。
另一個(gè)常見(jiàn)問(wèn)題是 AFE 的信號源。假設傳感器不可用或需要更換為其他制造商的部件。情況變得更加復雜，因為替換部件可能具有不同的輸出質(zhì)量；它可能需要使用外部放大器進(jìn)行阻抗變換、增益或偏移才能繼續進(jìn)行類(lèi)似操作。AFE 本身的噪音可能太大，那么我們能否通過(guò)串聯(lián)電感器、電阻器或鐵氧體磁珠更好地實(shí)現電源去耦？低噪聲基準電壓源也可以用作電源替代品。
結論
我們可以通過(guò)不需要再次完整布局的簡(jiǎn)單修復來(lái)解決多少其他 ASIC 問(wèn)題？在我們看到它們并嘗試之前，我們永遠不會(huì )知道。工程師們知道，墨菲和他的“定律”始終潛伏在設計實(shí)驗室的陰影中。這就是為什么每個(gè)智能 ASIC 設計人員都需要經(jīng)驗豐富的模擬工程師來(lái)預測問(wèn)題并解決影響產(chǎn)品上市時(shí)間的模擬噪聲問(wèn)題（“oops”）。