基于多IP核復用SoC芯片的可靠性研究

2. 2 多IP核間通信的可靠性研究

IP核間通信總線(xiàn)的穩定性直接關(guān)系到整個(gè)系統的可靠性。我們對IP核間的通信進(jìn)行了研究, 加入一些檢錯模塊, 保證通信時(shí)數據的正確性, 進(jìn)而提高整個(gè)系統的可靠性。

圖4

IP核間通信采用AMBA 2. 0 AHB 和APB 片上總線(xiàn)協(xié)議, 增加一個(gè)AMBA Controller模塊對整個(gè)AMBA 片上通信進(jìn)行監控,通過(guò)檢錯信號反饋信息對該模塊采取進(jìn)一步的保護措施, 當出錯時(shí), 使整個(gè)流水線(xiàn)重啟, 保證通信數據正確, 錯誤數據被拋棄。檢錯算法采用2位奇偶校驗。

IP核間可靠性通信原理如圖4所示。

2. 3 嵌入BIST電路, 檢測IP核的工作狀態(tài)

B IST ( Built- In SelfTest) 是一種芯片內建自測試, 即在芯片上集成一種自我檢測的電路?；贒FT思想, 在片上集成了一種B IST模塊來(lái)提高系統的可靠性。在芯片內增加產(chǎn)生激勵和做測試分析的電路, 使芯片不但能完成邏輯功能, 還能在外部給定測試方式命令時(shí)進(jìn)行自我測試分析, 并輸出結果。這種結構的電路既不需要準備測試碼, 也不需要專(zhuān)門(mén)的測試設備。電路中包含有測試碼生成部件、掃描測試電路和測試結果輸出部件, 如圖5 所示。

圖5

SoC 芯片在上電運行中自動(dòng)對自己的運行狀態(tài)進(jìn)行監控, 并通過(guò)掃描輸出信號即時(shí)返回該IP功能模塊的狀態(tài)信息, 在其它控制模塊中再根據這些狀態(tài)信息采取相應策略保證SoC 的可靠運行。

3 結束語(yǔ)

對于SoC 芯片, 可靠性是首要考慮的問(wèn)題, 基于多IP復用SoC 的設計技術(shù), 重點(diǎn)解決處理器的可靠性、多IP核間通信的可靠性、IP核工作異常狀態(tài)研究, 可以進(jìn)一步提高SoC 芯片的可靠性。

近幾年來(lái)本單位根據智能終端產(chǎn)品特點(diǎn), 進(jìn)行智能終端專(zhuān)用SoC 芯片研發(fā), 在SoC的設計過(guò)程中充分考慮了其可靠性, 加入了非常全面的可靠性算法, 采用奇偶校驗、TMR(三模冗余)寄存器、片上EDAC、流水線(xiàn)重啟和強迫CACHE 不命中等多層次容錯機制來(lái)提高SoC的可靠性, 已在FPGA 驗證平臺上得到驗證, 并進(jìn)行SoC 芯片流片和批量生產(chǎn)驗證, SoC 芯片的可靠性得到大幅度提高, 驗證本方法可行, 具有很好的推廣價(jià)值。