利用屏蔽柵極功率 MOSFET 技術(shù)降低傳導和開(kāi)關(guān)損耗

監管機構與終端客戶(hù)對DC/DC電源效率的要求越來(lái)越高。新的設計要求更低的導通阻抗，同時(shí)不能影響非鉗位電感性開(kāi)關(guān)(UIS)能力或者不增加開(kāi)關(guān)損耗。屏蔽柵極MOSFET可為30～200V范圍的DC/DC電源設計人員提供相關(guān)解決方案?，F在，通過(guò)提高開(kāi)關(guān)性能，導通阻抗Rds(on)已能降低50%及以上，從而提高效率，為更高頻率工作創(chuàng )造條件。本文討論了屏蔽柵極MOSFET在中等電壓MOSFET(40～300V)應用中的優(yōu)勢。

電源設計挑戰
DC/DC設計人員一直面臨著(zhù)提高效率和功率密度的挑戰。而功率MOSFET技術(shù)的不斷進(jìn)步幫助他們得以實(shí)現這一目標。導通阻抗Rds(on)和柵極電荷Qg中，一般總是一個(gè)減小則另一個(gè)增大，故功率MOSFET設計人員必須考慮到二者之間的權衡。一種新的溝槽MOSFET工藝可以做到減小Rds(on)，卻不影響Qg。這種技術(shù)就是屏蔽柵極技術(shù)。它能夠減小中壓MOSFET中導通阻抗的關(guān)鍵分量——與漏源擊穿電壓(BVdss)有關(guān)的外延阻抗(epi resistance)。如圖1所示，這種技術(shù)特別適用于大于100V的應用領(lǐng)域。

圖1 傳統溝槽技術(shù)中Rds(on)的各個(gè)分量

圖1所示為額定30V與100V的傳統溝槽MOSFET的Rds(on)分量的比較。對于100V的器件，Rds(on)中外延分量百分比要大得多。而利用屏蔽柵極這樣的電荷平衡技術(shù)，外延阻抗可降低一半以上，同時(shí)不會(huì )增加總的Qg或Qgd分量。

電荷平衡技術(shù)
圖2對傳統器件與屏蔽柵極溝槽器件的橫截面進(jìn)行了比較。后者通過(guò)整合一個(gè)屏蔽電極來(lái)實(shí)現電荷平衡，支持該電壓區域的阻抗和長(cháng)度都被減小，從而大幅降低Rds(on)。

圖2 (a)傳統器件
(b)屏蔽柵極電荷平衡溝槽結構

此外，屏蔽電極位于柵極電極之下，后者把傳統溝槽MOSFET底部的大部分柵漏極電容(Cgd或Crss)都轉換為柵源極電容(Cgs)。于是，屏蔽電極就把柵極電極與漏極電勢隔離開(kāi)來(lái)。

圖3比較了具有相等Rds(on)的傳統MOSFET與屏蔽柵極溝槽MOSFET的電容分量。由于Crss減小，從關(guān)斷切換到導通狀態(tài)，或從導通切換到關(guān)斷狀態(tài)所需的時(shí)間縮短，開(kāi)關(guān)損耗因此被降至最低。特別地，如圖4所示，減小Qgd，可把器件同時(shí)加載高壓和大電流的時(shí)間縮至最短，從而減小開(kāi)關(guān)能耗。

圖3 在20A Rds(on) 5.7mΩ的相同條件下，傳統器件與屏蔽柵極溝槽器件的電容分量的比較