功率MOSFET抗SEB能力的二維數值模擬
由圖3c,d可見(jiàn),當出現二次擊穿時(shí),漂移區載流子濃度達到1017cm-3,漂移區電場(chǎng)大幅降低,導致Uc很低。如果在襯底與外延層間加一濃度低于此值而高于耐壓層的過(guò)渡層即緩沖層,緩沖層的耗盡會(huì )改變電場(chǎng)分布,緩沖層選擇合理,就會(huì )使漂移區電場(chǎng)在達到二次擊穿時(shí)具有較高值,從而改善二次擊穿特性,亦即改善抗SEB能力,這就是緩沖層技術(shù)的思想。
3.2 單緩沖層技術(shù)
對不同單緩沖層濃度下器件的靜態(tài)擊穿特性進(jìn)行了仿真,仿真結果如圖4所示。本文引用地址:http://dyxdggzs.com/article/177788.htm
(1)與無(wú)緩沖層結構相比,單緩沖層MOSFET的擊穿特性曲線(xiàn)多了2個(gè)拐點(diǎn)E和F,E點(diǎn)對應n漂移區/n緩沖層高低結擊穿電場(chǎng)達到最大,該點(diǎn)稱(chēng)為二次擊穿點(diǎn);之后緩沖層耗盡層擴展,直至n漂移區/n緩沖層界面附近過(guò)剩載流子濃度達到緩沖層背景摻雜濃度,這就是F點(diǎn)。
(2)隨著(zhù)緩沖層厚度增加,E,F點(diǎn)間距增大;反之亦然。當緩沖層厚度小到一定程度,E,F點(diǎn)重合。E,F兩點(diǎn)重合,可作為厚度優(yōu)化的一個(gè)參考。
(3)隨著(zhù)緩沖層濃度減小,E點(diǎn)向B點(diǎn)移動(dòng)。當緩沖層濃度低到一定程度,E點(diǎn)與B點(diǎn)重合,F點(diǎn)表觀(guān)取代B點(diǎn),此時(shí)漂移區過(guò)剩載流子濃度達到緩沖層背景摻雜濃度,由于緩沖層濃度高于外延層濃度,從而使負阻轉折臨界電流IB提高,從3.47x10-5A/μm提高到1.37x10-4A/μm。
(4)隨著(zhù)緩沖層濃度增加,E點(diǎn)向電壓負方向移動(dòng),C點(diǎn)向電壓正方向移動(dòng)。當緩沖層濃度增加到一定值,E點(diǎn)電位低于C點(diǎn)電位。E點(diǎn)的擊穿成為限制器件抗SEB能力的限制因素。因此,對于單緩沖層結構,存在一個(gè)最佳緩沖層濃度,由E,C兩點(diǎn)電壓相等獲得。若考慮厚度優(yōu)化(導通電阻優(yōu)化),則由C,E,F 3點(diǎn)重合得到一個(gè)仿真厚度。
3.3 多緩沖層技術(shù)
采用緩沖層結構,可改善電場(chǎng)分布,提高器件抗SEB能力。但對單緩沖層結構,優(yōu)化緩沖層摻雜濃度,或使IB提高,或使Uc達到最佳,無(wú)法使兩者同時(shí)得到改善,有必要采用多緩沖層結構。利用低摻雜濃度緩沖層提高IB,利用高濃度緩沖層提高Uc,這就是多緩沖層技術(shù)的思想。
參考單緩沖層濃度優(yōu)化思想,對三緩沖層結構進(jìn)行了仿真,結果如圖5所示。無(wú)緩沖層時(shí),IB=3.47×10-5A/μm,Uc=186 V;單緩沖層時(shí),IB=3.47×10-5 A/μm,Uc=355 V;三緩沖層時(shí),IB=1.03×10-3A/μm,Uc=536 V??梢?jiàn),與無(wú)緩沖層和單緩沖層相比,三緩沖層的IB和Uc均得到了很大改善。
4 結論
緩沖層結構可改善器件抗SEB能力:低摻雜濃度緩沖層有利于提高負阻轉折臨界電流,高濃度緩沖層更利于提高二次擊穿電壓。高、低濃度緩沖層結構相結合,可使器件負阻轉折臨界電流和二次擊穿電壓均得到改善。根據這一構想,給出一種三緩沖層結構,通過(guò)優(yōu)化摻雜濃度和厚度,使器件抗SEB效應的綜合能力提高。仿真結果顯示,采用三緩沖層結構,二次擊穿電壓近似為無(wú)緩沖層結構的3倍,負阻轉折臨界電流提高近30倍。
電磁爐相關(guān)文章:電磁爐原理
評論