LD0、QLDO、VLDO的設計原理及測試介紹

O 引言

　　近年來(lái)低壓差穩壓器(LD0，Low Dropout Regulator)、準低壓差穩壓器(QLDO，Quasi Low Dropout Regulator)和超低壓差穩壓器(VLD0，Very Low Dropout Regulator)競相問(wèn)世，并在低壓供電領(lǐng)域獲得推廣應用。

　　1 LD0、QLDO的設計原理

　　下面首先介紹普通串聯(lián)調整式線(xiàn)性集成穩壓器的基本原理，然后分別闡述低壓差穩壓器、準低壓差集成穩壓器的基本原理，從中比較它們的顯著(zhù)特點(diǎn)。

　　1.1 普通線(xiàn)性集成穩壓器的設計原理

　　普通線(xiàn)性集成穩壓器亦稱(chēng)NPN型穩壓器，其原理如圖1所示。典型產(chǎn)品有7800系列三端固定式線(xiàn)性集成穩壓器和LM317系列三端可調式線(xiàn)性集 成穩壓器。它們都屬丁NPN型穩壓器，即串聯(lián)調整管是由NPN型晶體管VT2、VT3構成的達林頓管。VT1為驅動(dòng)管，它采用PNP型晶體管。U1為輸入 電壓，U0為輸出電壓。R1和R2為取樣電阻，取樣電壓U0加到誤差放大器的 同相輸入端，UQ與加在反相輸入端的基準電壓UREF相比較，二者的差值經(jīng)誤差放大器放大后產(chǎn)生誤差電壓Ur，用來(lái)調節串聯(lián)調整管的壓降，使輸出電壓達到 穩定。舉例說(shuō)明，當輸出電壓U0降低時(shí)，UQ和Ur均降低，因驅動(dòng)電流增大，故調整管的壓降減小，使輸出電壓升高，最終使U0維持穩定。由于反饋環(huán)路總是 試圖使誤差放大器兩個(gè)輸入端的電位相等，即UQ=UREF，因此

　　普通集成穩壓器的主要缺點(diǎn)是輸入-輸出壓差高。為了維持穩壓器的正常工作，要求最低輸入-輸出壓差(U1-U0)不得低于2 V，一般取4 V以上為宜。這是造成調整管功耗大的主要原因。由圖l可見(jiàn)，輸入-輸出壓差的計算公式為

　　式中：UBE為VT2、VT3的發(fā)射結電壓(這里假定二者相等)，岡此總發(fā)射結電壓為2UBE;

　　UCES為PNP型晶體管BTl的集電極-發(fā)射極飽和壓降。

　　1.2 LD0的設計原理

　　LD0的設計原理如圖2所示。LDO與普通線(xiàn)性集成穩壓器的主要區別是采用PNP型功率管作調整管，并且不需要驅動(dòng)管。其輸入-輸出壓差的計算公式為

　　由于公式中不含2UBE這一項，因此可大大降低輸入-輸出壓差。滿(mǎn)載時(shí)輸入-輸出壓差的典型值小于500mV，輕載時(shí)僅為10~50mV。這是其顯著(zhù)特點(diǎn)。

　　但低壓差線(xiàn)性穩壓器有其不足之處，即所需的基極驅動(dòng)電流及靜態(tài)工作電流Id較大。滿(mǎn)載時(shí)若PNP管的β值為15～20倍，則LDO的 Id≈(5%～7%)Io。由它產(chǎn)生的功耗會(huì )限制穩壓器效率的進(jìn)一步提高，這在電池供電的低功耗系統中是不容忽視的問(wèn)題。

　　1.3 QLDO的設計原理

　　準低壓差集成穩壓器(QLDO)是因輸入-輸出壓差介于NPN穩壓器和LDO穩壓器二者之間而得名的。其設計原理如圖3所示。QLDO的內部調 整管VT2也采用NPN型功率管，但增加了一級PNP型驅動(dòng)管VT1，因此它兼有普通集成穩壓器驅動(dòng)電流小、低壓差集成穩壓器輸入-輸出壓差低的優(yōu)點(diǎn)。其 輸入-輸出壓差的計算公式為

　　式中包含UBE這一項，意味著(zhù)QLDO的輸入-輸出壓差介于NPN穩壓器和LDO之間。QLDO具有較好的性能指標：例如LMl085能輸出 3A的電流，而靜態(tài)工作電流僅為10mA。QLDO也需要接輸出電容，但其容量可比LDO用得小，對電容的等效串聯(lián)電阻(ESR)要求較低。

上一頁(yè) 1 2 3 下一頁(yè)