以較高的開(kāi)關(guān)頻率在負載點(diǎn) (POL) 應用中工作

　　本文通過(guò) Power Clip 33 MOSFET 展示了小尺寸元件解決方案的高頻性能(參見(jiàn)圖5)，以及與傳統分立式 Power 56 封裝相比帶來(lái)的效率提升。

　　Power Clip 33 MOSFET 封裝

　　Power Clip 33 MOSFET 擁有卓越的高頻開(kāi)關(guān)操作性能。 關(guān)鍵設計特性是：先進(jìn)的低 FOM 硅技術(shù)，結合一個(gè)散熱優(yōu)化的低電感銅夾互連封裝。 它擁有最少的占位面積，使其更易于布線(xiàn)設計。

　　圖6展示了封裝結構的關(guān)鍵元素。 在這個(gè)雙晶圓封裝中，高側 (HS) MOSFET 漏極朝下。 低側 (LS) MOSFET 源極朝下。 從 HS 源極到 LS 漏極的互連通過(guò)一個(gè)大型銅夾完成。

　　如圖7所示，相對于傳統封裝設計，比如分立式 Power 33、Power 56 或 Power Stage 56 Dual，寄生電阻和電感實(shí)現了大幅性能提升。

　　最大限度地減少電源路徑寄生參數 – 要讓一個(gè)同步降壓電源擁有最優(yōu)開(kāi)關(guān)速度，必須最大限度地減少高頻 (HF) 開(kāi)關(guān)路徑中的封裝寄生電感;V+ 到 SW 到 GND (圖5);并且必須最大限度地減少 V+ / GND 輸入電容與 MOSFET 封裝引腳之間的物理距離。 Power Clip 設計通過(guò)使用一個(gè)漏極朝下 HS MOSFET、晶圓之間的銅片夾和源極朝下 LS MOSFET 來(lái)實(shí)現這一點(diǎn)。 這實(shí)現了最小阻抗開(kāi)關(guān)路徑，其中在高頻電源開(kāi)關(guān)路徑中無(wú)封裝接線(xiàn)。 電源路徑中唯一的互連是一個(gè)低電感、低電阻的銅夾。

　　增強的熱性能 - 結構還優(yōu)化了熱性能。 典型 PCB 設計上的兩個(gè)鋪銅區域是 V+ 和 GND。 HS 漏極朝下 和 LS 源極朝下的 Power Clip 設計支持封裝腳位與這兩個(gè)鋪銅區域之間的大面積連接。 銅夾支持卓越的晶圓與晶圓之間的熱耦合。 這個(gè)獨立于 HS 與 LS 晶圓之外的功率分區使兩個(gè)晶圓之間具有低 RΘJA 熱阻抗。

　　先進(jìn)的硅技術(shù) - 在該設計中使用的 MOSFET 技術(shù)是屏蔽柵極 PowerTrench^® 工藝。 HS 和 LS 都設計有低單位面積電阻或 RSP,(m?/單位面積)，以及低柵極電荷或 QGD，硅。 兩個(gè) MOSFET 都是極低 FOM (QGD*RSP) 元件。

　　圖8展示了飛兆歸一化 RSP和歸一化 FOM (QGD*RSP) 的長(cháng)期改進(jìn)。 飛兆在這兩個(gè)參數上都實(shí)現了一致的大幅改進(jìn)。 傳導損耗直接與 RDS(ON)成正比，而開(kāi)關(guān)損耗直接與 QGD相關(guān)。 對于一個(gè)給定 RDS(ON) MOSFET，隨著(zhù)其 FOM (QGD*RSP) 的減少，QGD 和開(kāi)關(guān)損耗也隨之減少。 飛兆的設計改進(jìn)同時(shí)降低了兩個(gè)損耗系數。

　　通過(guò)減少 RSP，飛兆能夠為典型的電源系統設計較小的晶圓。 晶圓尺寸越小，柵極電荷 (QG) 和 QGD也就越小。 較小的晶圓尺寸也允許使用較小的封裝，從而使封裝寄生參數減少。 最終得到的是一個(gè)小尺寸低開(kāi)關(guān)損耗的設計。

　　POL 轉化器的布局優(yōu)化 - 由于使用了最小的功率環(huán)路面積和印制板空間，Power Clip 33 MOSFET 封裝有助于優(yōu)化布局和提高系統效率。圖9展示了一個(gè) Power Clip 封裝元件的布局示例。