利用異步通信芯片16C552實(shí)現PC機與DSP的串行通訊
加入技術(shù)交流群
當實(shí)現ＰＣ機與ＤＳＰ的串行通訊時(shí)，通?？芍苯?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/利用">利用ＤＳＰ的串行通訊接口（ＳＣＩ）模塊和ＳＣＩ多處理器通訊協(xié)議（即空閑線(xiàn)路模式和地址位模式）來(lái)在同一串行線(xiàn)路中實(shí)現多個(gè)處理器之間的通訊，也可以采用ＳＣＩ異步通訊模式實(shí)現串行通訊。這兩種方式雖然都能方便地實(shí)現串行通訊，但它們都需占用系統較多的硬件和軟件資源，因而不適用于對實(shí)時(shí)性要求比較高且系統資源緊張的應用場(chǎng)合。筆者在研制電力有源濾波實(shí)驗系統中，由于采用了異步通訊芯片１６Ｃ５５２，從而成功解決了這個(gè)問(wèn)題。本文將從電路結構和軟件編程兩個(gè)方面介紹該方案的實(shí)現方法。
１?。保叮茫担担埠?jiǎn)介
１．１ 功能特點(diǎn)及結構框圖
１６Ｃ５５２是ＴＩ（ＴＬ１６Ｃ５５２）和ＶＬＳＩ（ＶＬ１６Ｃ５５２）等公司生產(chǎn)的異步通信芯片，具有兩個(gè)增強的通用異步通訊單元通道和一個(gè)增強的雙向打印機端口；支持ＴＬ１６Ｃ４５０和ＦＩＦＯ兩種模式，其１６字節的ＦＩＦＯ可減少ＣＰＵ中斷；每個(gè)通道都具有獨立的發(fā)送、接收、線(xiàn)路狀態(tài)和設置中斷功能，同時(shí)具有獨立的ＭＯ-ＤＥＭ控制信號、可編程的串行數據發(fā)送格式（包括數據位長(cháng)度、校驗方式、停止位長(cháng)度）和可編程波特率發(fā)生器；另外，每個(gè)通道的數據和控制總線(xiàn)還具有三態(tài)ＴＴＬ驅動(dòng)功能。
ＴＬ１６Ｃ５５２ＡＭ是ＴＩ公司的６８腳ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）封裝芯片，其管腳及功能框圖如圖１所示。從圖中可以看出，它的串行口主要完成兩個(gè)功能，一是把外設或調制解調器接收來(lái)的串行數據轉換成并行數據；二是把ＣＰＵ的并行數據轉換成串行數據以便發(fā)送。在正常操作過(guò)程中，ＣＰＵ可以隨時(shí)讀?。保叮茫担担驳臓顟B(tài)信息，以報告１６Ｃ５５２傳輸操作的類(lèi)型和狀態(tài)，包括各種錯誤狀態(tài)，如奇偶校驗、溢出、幀錯誤和ＦＩＦＯ錯誤等。此外，１６Ｃ５５２還具有完整的ＭＯＤＥＭ控制功能，并有ＣＴＳ、ＲＴＳ、ＤＳＲ、ＤＴＲ、ＲＩ、ＤＣＤ等信號端。
１６Ｃ５５２具有一套完善的中斷系統，可以自動(dòng)設定優(yōu)先級。它的串行口和并行口都可以獨立地工作于中斷和查詢(xún)兩種工作方式。
１．２ １６Ｃ５５２的內部寄存器
１６Ｃ５５２內部有１２個(gè)單字節寄存器，這些寄存器占用了８個(gè)Ｉ／Ｏ口地址，其地址由Ａ０～Ａ２決定。其中有些寄存器共用一個(gè)Ｉ／Ｏ口地址，共用的Ｉ／Ｏ口可以通過(guò)讀／寫(xiě)信號和線(xiàn)路控制寄存器（ＬＣＲ）的Ｄ７位（ＤＬＡＢ）來(lái)進(jìn)行區分，具體描述見(jiàn)表１所列，需要說(shuō)明的是：只有當１６Ｃ５５２的ＣＳ０或ＣＳ１為低電平時(shí)，串行通道才能被訪(fǎng)問(wèn)。
表1 I6C552的內部寄存器
| DLAB | A2 | A1 | A0 | 符 號 | 寄 存 器 |
| L | L | L | L | RBR | 接收緩沖寄存器 |
| L | L | L | H | THR | 發(fā)送保持寄存器 |
| L | L | L | L | IER | 中斷允許寄存器 |
| X | L | H | H | IIR | 中斷識別寄存器 |
| X | L | H | L | FCR | FIFO控制寄存器 |
| X | L | H | H | LCR | 線(xiàn)路控制寄存器 |
| X | H | L | L | MCR | MODE控制寄存器 |
| X | H | L | H | LSR | 線(xiàn)路狀態(tài)寄存器 |
| X | H | H | L | MSR | MODEM狀態(tài)寄存器 |
| X | H | H | H | SCR | 高速緩存器寄存器 |
| H | L | L | L | DLL | 除數鎖存器低位 |
| H | L | L | H | DLM | 除數鎖存器高位 |
關(guān)于各寄存器內容的具體規定，限于篇幅，這里不作詳述，有興趣者可參看ＴＩ公司的相關(guān)產(chǎn)品資料介紹，但在串行通訊應用中，要重點(diǎn)搞清楚ＦＣＲ、ＬＣＲ、ＩＥＲ等幾個(gè)寄存器的內容。此外，在實(shí)際應用中，有時(shí)可能會(huì )忽視ＭＯＤＥＭ控制寄存器中的Ｄ４位，該位為自測試循環(huán)回送狀態(tài)控制位，利用它可以對串口的自測試進(jìn)行控制，因此，在自測試進(jìn)行完畢后，還應對該位進(jìn)行復位，以保證系統的正常運行。
２ 通訊系統硬件接口電路
本系統的硬件接口電路如圖２所示。其中，地址譯碼電路可以根據實(shí)際需要采用不同的電路實(shí)現。為了使系統使用靈活方便，本方案中采用一片ＣＰＬＤ來(lái)進(jìn)行系統的地址分配。復位電路可以利用專(zhuān)用復位芯片，也可用上拉電阻方式實(shí)現。外接晶振可以自行選擇，然后根據晶振頻率設置除數鎖存器的高位和低位，從而獲得通訊系統正確的波特率，本系統中使用的晶振是８ＭＨｚ。此外，由于１６Ｃ５５２Ａ有兩個(gè)串行通道和一個(gè)標準并行口，它們相互之間的配合使用在硬件和軟件上都要加以注意。建議將不用端口的片選接到高電平（１６Ｃ５５２Ａ的片選為低電平有效），以免出現錯誤。
３ 串行通訊軟件設計
３．１ 通訊協(xié)議
本設計的通訊協(xié)議包括以下幾點(diǎn)：
（１）波特率為９６００。
（２）通訊命令由２個(gè)字節構成：第一個(gè)字節是同步字節０ＸＦＦ；第二個(gè)字節是命令碼，主要用來(lái)指示各種控制命令。
（３）每個(gè)字節包括８位數據位和１位停止位，無(wú)校驗。
（４）在通訊過(guò)程中，上位機向ＴＭＳ３２０Ｆ２４３發(fā)送同步命令，ＴＭＳ３２０Ｆ２４３接收到后立即應答，若應答錯誤則重發(fā)。
（５）通訊程序向ＴＭＳ３２０Ｆ２４３發(fā)送控制命令時(shí)，ＴＭＳ３２０Ｆ２４３返回接收正確應答信號；通訊程序向ＴＭＳ３２０Ｆ２４３查詢(xún)系統參數命令時(shí)，ＴＭＳ３２０Ｆ２４３按照規定格式返回所需數據。
ＰＣ機和ＴＭＳ３２０Ｆ２４３均采用異步通訊方式，ＰＣ機采用事件驅動(dòng)方式來(lái)接收數據，ＴＭＳ３２０Ｆ２４３采用中斷方式接收數據，而用查詢(xún)方式發(fā)送數據。
３．２ 上下位機通訊軟件設計
在ＰＣ機上編寫(xiě)串行通訊程序至少有三種方法，分別為匯編語(yǔ)言、Ｃ語(yǔ)言和Ｖｉｓｕａｌ系列通訊控件（ＭＳＣｏｍｍ）。相比較而言，Ｖｉｓｕａｌ系列通訊控件能夠用少量的代碼輕松高效地完成編程任務(wù)。實(shí)際應用中，可用以Ｖｉｓｕａｌ Ｂａｓｉｃ（簡(jiǎn)稱(chēng)ＶＢ）６．０中的通訊控件ＭＳＣｏｍｍ為基礎編寫(xiě)ＰＣ機的串行通訊程序，而用匯編語(yǔ)言編寫(xiě)下位機（Ｆ２４３）軟件。上、下位機的串口程序流程分別如圖３和圖４所示。 １６Ｃ５５２的初始化程序如下：
;ＴＨＥ １６Ｃ５５２ ＩＮＩＴＩＡＬＩＺＡＴＩＯＮ ＰＲＯＧＲＡＭ
Ｃ５５２_ＩＮＩＴ:
ＬＤＰ ＃００ｈ
ＳＰＬＫ ＃８３ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００３ｈ ;設置ＬＣＲ
ＳＰＬＫ ＃３４ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ０００ｈ ;設置ＤＬＬ
ＳＰＬＫ ＃００ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００１ｈ ?; 設置ＤＬＭ
ＳＰＬＫ ＃０３ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００３ｈ ?; 設置ＬＣＲ
ＳＰＬＫ ＃０８ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００４ｈ ?; 設置ＭＣＲ
ＳＰＬＫ ＃０１ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００２ｈ ?; 設置ＦＣＲ
ＳＰＬＫ ＃０１ｈ,ＧＳＲ０
ＯＵＴ ＧＳＲ０,０Ｅ００１ｈ ? ;設置ＩＥＲ
ＲＥＴ
圖4
４ 結束語(yǔ)
本文對使用異步通信芯片１６Ｃ５５２實(shí)現ＰＣ機與ＤＳＰ之間的串行通訊方法進(jìn)行了研究，筆者已開(kāi)發(fā)了其串行通訊軟件，并在實(shí)驗中調試通過(guò)。該軟件不僅使用靈活方便，而且可以利用１６Ｃ５５２的ＦＩＦＯ模式實(shí)現大數據量的收發(fā)，從而減少了對ＤＳＰ的中斷，緩解了系統資源緊張的情況。
評論