基于串行RapidIo協(xié)議的無(wú)線(xiàn)通信基帶處理系統架構

引 言
在現代社會(huì )里，無(wú)線(xiàn)通信在很多領(lǐng)域扮演著(zhù)重要的角色。為滿(mǎn)足人們日趨多樣化的通信需求，無(wú)線(xiàn)通信技術(shù)不斷地進(jìn)行著(zhù)革新，以便得到更高的數據傳輸和處理能力。
然而，隨著(zhù)超3G，4G通信技術(shù)的演進(jìn)，單個(gè)DSP處理器件自身的處理能力已不能滿(mǎn)足系統的需求。解決這一矛盾的有效途徑是采用分布式處理。然而，通常的基帶處理系統架構，其本身并不具備分布式處理能力，并且這種架構存在著(zhù)諸多弊端，可升級性差。在系統設計時(shí)，FPGA和DSP的結構就已經(jīng)固化，這為后期功能的改變和性能的提升帶來(lái)了很大的麻煩；系統的可移植性差，無(wú)法在pico，micro和macro基站中使用同一種架構；這類(lèi)架構通常會(huì )使用EMIF 接口，EMIF接口會(huì )引入不確定性時(shí)延，而基帶處理算法對其具有敏感性；上行和下行處理在硬件上相分離，系統成本高。為了消除上述問(wèn)題對無(wú)線(xiàn)通信技術(shù)發(fā)展的制約，本文在對RapidIO協(xié)議及相關(guān)技術(shù)進(jìn)行深入研究后，基于串行：RapidIO接口協(xié)議提出了一種新的基帶處理架構。

1 RapidIO協(xié)議及關(guān)鍵技術(shù)的研究
作為一種基于可靠性的開(kāi)放式互連協(xié)議標準，Ra-pidIO以其高效率、高穩定性、低系統成本的特點(diǎn)，為通信系統各器件間提供了高帶寬、低延時(shí)數據傳輸的解決方案；同時(shí)，其擁有支持點(diǎn)對點(diǎn)或點(diǎn)對多點(diǎn)的通信能力，支持DMA操作和消息傳遞，以及支持多種拓撲結構等特性，為數據處理性能穩定快速地提升提供了強有力的保障。
1．1 RapidIO協(xié)議的研究
RapidIO的操作是基于請求和響應事務(wù)的。操作的發(fā)起器件產(chǎn)生一個(gè)請求事務(wù)，該事務(wù)被發(fā)送至目標器件，目標器件收到請求事務(wù)后會(huì )產(chǎn)生一個(gè)響應事務(wù)返回到發(fā)起器件，從而完成該次操作。RapidIO協(xié)議的核心是包和控制符號。包是系統中器件間的基本通信單元，它由事務(wù)和確保事務(wù)被準確可靠傳送至目標端點(diǎn)所必需的位字段構成?？刂品栍糜诠芾鞷apidIO物理層互連的事務(wù)流，也用于包確認、流量控制和維護。
RapidIO采用三層分級的體系結構分別為邏輯層，傳輸層，物理層。如圖1所示。邏輯層規范在最頂層，定義了接口的全部協(xié)議和包的格式，它為器件發(fā)起和完成事務(wù)提供必要的信息。傳輸層規范在中間層，定義Ra-pidIO地址空間和數據在器件間傳輸包所需要的路由信息。物理層規范位于整個(gè)分級結構的底部，包括器件級接口細節。該體系結構最大的特點(diǎn)是不同的邏輯層和物理層都依靠同一公用傳輸層規范來(lái)連接，它使得RapidIO具有很強的靈活可變性。例如，在任意層對事務(wù)類(lèi)型進(jìn)行修改或增加都不會(huì )更改到其他層的規范。