一種雷達通用信號處理系統的實(shí)現與應用
加入技術(shù)交流群
資源的使用：在FPGA需要完成的功能為兩路復信號的FFT，MTI，以及與DSP的數據通信。FFT的實(shí)現采用Altera公司的FFT IP Core實(shí)現，它是一個(gè)高性能、高度參數化的快速傅里葉變換(FFT)處理器，實(shí)時(shí)正序輸出變換結果。采用緩沖突發(fā)模式4輸出引擎結構完成一路4 096點(diǎn)FFT。MTI采用3次相消器即4脈沖對消法，在FPGA中采用FIFO實(shí)現。與DSP的總線(xiàn)數據通信的實(shí)現為FPGA將待傳輸數據寫(xiě)到FIFO中同時(shí)向DSP發(fā)送中斷，DSP響應中斷后從FIFO中將數據讀出。與DSP的鏈路口數據通信，無(wú)論是接收鏈路口還是發(fā)送鏈路口均由一個(gè)數據緩沖模塊和一個(gè)數據拆包／打包模塊組成。表1為FPGA中資源時(shí)間的具體使用，由此看出EP2S60F1020的資源豐富。本文引用地址：http://dyxdggzs.com/article/156265.htm
在DSPA，DSPD中接收數據采用乒乓操作，在接收一組數據的同時(shí)對已接收的數據進(jìn)行操作，完成數據的定浮轉換和MTD。應用中用N點(diǎn)傅立葉變換實(shí)現N個(gè)窄帶多普勒濾波器實(shí)現MTD。在DSPB中實(shí)現恒虛警檢測(CFAR)，采用的是兩側單元平均選大CFAR處理(GO—CFAR)，也就是從被檢測電路單元前后各取一段距離范圍的回波信號，分別計算前后兩部分的平均值，選取平均值較大的一個(gè)乘以門(mén)限因子C作為檢測門(mén)限，與被檢測單元作比較，如果被檢測距離單元的回波幅度高于檢測門(mén)限，就可認為被檢測距離單元有目標存在。被檢測單元前后各空出幾個(gè)參考單元避免目標本身對門(mén)限值的影響。速度維聚心是指，對同一距離單元的各個(gè)通道道進(jìn)行幅度峰選，取出其中的最大值作為目標所在的速度通道號。雜波圖的實(shí)現，首先建立雜波圖，然后選取零通道數據并根據已知的方位信息及遞歸公式更新雜波圖中數據。假設DSPA和DSPD接收到的數據位每周期1 024點(diǎn)的數據，DSP需要每8周期一滑窗做32脈沖的MTD，CFAR取8個(gè)單元平均選大，則DSP中各功能所占資源如表2所示。
2．2 在脈沖雷達中的應用
功能：完成對接收的全相參體制的回波信號的中頻采樣信號進(jìn)行相關(guān)處理，其中包括DDC、脈沖壓縮、MTI、MTD處理、CFAR、測角等，最終能夠對動(dòng)目標進(jìn)行檢測。
所用到的拓撲結構：待處理數據通過(guò)接插件傳送到FPGA內部，通過(guò)FPGA的初步處理，經(jīng)由FPGA與DSPA、DSPD相連的64位數據總線(xiàn)傳送到兩片DSP內進(jìn)行進(jìn)一步的處理。DSPA將處理完的數據經(jīng)過(guò)鏈路口直接傳送到DSPB，DSPD將處理完的數據直接傳送到DSPC。DSPC處理完自身數據并接收DSPB的數據并將數據進(jìn)行進(jìn)一步的處理后通過(guò)鏈路口傳送到FPGA輸出。如圖4所示為應用所使用的硬件拓撲結構。
評論