低噪聲、高線(xiàn)性度的3.5GHz LNA設計

　　為了盡量減少甚至避免實(shí)際的調整，在建立原型之前需要通過(guò)仿真設計片外電路。預測潛在問(wèn)題(如帶外不穩定性)還有助于避免將錯誤的PCB版圖提交給制造部門(mén)。

　　為了便于匹配電路的設計，需要通過(guò)測量處于典型偏置條件下的定制設計夾具上的物理器件獲得MMIC散射參數(s2p)。這種特征化夾具使用與原型LNA相同的PCB材料(10mil RO4350)。在利用穿透反射線(xiàn)(RTL)技術(shù)從原始數據中除去夾具效應后，生成的s2p數據就反映了器件及其PCB封裝外形(即器件下方的安裝焊盤(pán)和基板)。然后把s2p文件導入安杰倫科技的ADS2006A軟件用于電路仿真。

　　在第一次仿真迭代過(guò)程中，可以采用簡(jiǎn)化的等效電路對片外元件進(jìn)行建模。雖然制造商提供的s2p文件可以用于構建這些RLC無(wú)源器件的模型，但它們缺乏隨時(shí)修改元件值的便利性，可能減慢仿真器中的調諧過(guò)程。另外，電容制造商提供的s2p數據在有效性方面有嚴格的限制，因為它沿著(zhù)芯片長(cháng)軸只有一個(gè)參考面，所以其只對于并聯(lián)電容才是準確的。因為串聯(lián)在射頻通路中的電容是真正的雙端口器件，需要兩個(gè)參考平面，即一個(gè)端子需要一個(gè)參考平面，所以這種數據無(wú)法準確地表述這種電容。

　　通過(guò)直觀(guān)地選擇最重要的寄生元件，可以創(chuàng )建簡(jiǎn)化的RLC元件等效電路，正如Rhea描述的那樣。由2個(gè)或3個(gè)元件的等效電路組成的這些元件模型只能解決基頻諧振，而現實(shí)世界的無(wú)源元件具有多種更高的諧振頻率。更精確的建模技術(shù)(如基于測量的模型)可以覆蓋多種更高的諧振頻率，但是要求額外的測量和計算機優(yōu)化來(lái)開(kāi)發(fā)。為了設計LNA阻抗匹配電路，可以容忍簡(jiǎn)單模型的頻率限制，因為我們主要是對f0周?chē)念l率范圍感興趣。值得注意的是，制造商提供的許多s2p文件也是頻率受限的。

　　電感模型使用了最接近f0的頻率點(diǎn)(通常是1.7GHz或1.8GHz，具體取決于制造商，這在數據手冊中可以找到)規定的QUL典型值，然后可以使用Q∝√f關(guān)系外推到3.5GHz以上。電感的寄生電容(Cpst)從公布的SRF典型值計算得到，但需要增加額外的0.1pF，以代表與PCB焊盤(pán)有關(guān)的寄生電容。電容模型中的寄生電感(Lpst)遵循供應商軟件中提供的值。

　　結果與討論

　　原型在以下條件下進(jìn)行評估：5V供電電壓，3.5GHz中心頻率和室溫。通過(guò)使用3.3kΩ的RBIAS值將器件電流Idd設置為60±5mA。

　　最首要的設計目標是同時(shí)達到良好的反射損耗(IRL-15dB)和低噪聲水平(F1dB)。這個(gè)要求最初來(lái)自雙工器或濾波器對端接敏感的基站(BTS)市場(chǎng)部分。較老的基站實(shí)現通常依賴(lài)位于平衡LNA輸入端的隔離器或積分耦合器同時(shí)實(shí)現低反射損耗和噪聲系數。但是，鑒于成本和空間的考慮，較新的實(shí)現設法取消了隔離器或積分耦合器。在圖5中，在3.5GHz處測得的性能是：IRL=-16dB,ORL=-12dB和ISO=-32dB。在約300MHz處產(chǎn)生的最小反射損耗低于目標要求，然而并不需要重新調諧輸入匹配電路，因為其它要求已經(jīng)滿(mǎn)足。除此之外，還需要有比普通E12更高粒度的LC值，將中頻帶搬移到準確的3.5GHz。測量得到的ISO要比同樣尺寸的單個(gè)EPHEMT好13dB左右。

　　圖5：測量和仿真得到的輸入反射損耗(IRL)、輸出反射損耗(ORL)和反向隔離(ISO)與頻率的關(guān)系。

　　在3.5GHz測得的噪聲系數稍低于1dB。由于前述的輸入匹配誤差，最小值被偏移到3GHz。最小的F要比單個(gè)PHEMT參考約低0.1dB。最大增益17.6dB發(fā)生在2.6GHz，但保持了15.6dB的足夠增益。

　　對最終的LNA潛在的不穩定性進(jìn)行了徹底研究，結果見(jiàn)圖6所示的圖形。在通帶之外，增益單調地下降，其較小的拐點(diǎn)位于14GHz和18GHz。造成峰值的可能原因是元件諧振和輸入輸出耦合，但當這些峰值低于單位增益時(shí)，在尺寸不合適的金屬外殼中空腔共振風(fēng)險很小。從圖7還可以看出Rollett穩定系數(公式31)，穩定性指標D=|S11S22-S12S21|。這兩個(gè)指標都是根據測量到的板級s2p計算出來(lái)的。由于測量表明在整個(gè)評估的頻率范圍內k>1和D1，因此，能夠保證帶正實(shí)數部分的任何端接都具有絕對穩定性。

　　圖6：測量和仿真得到的噪聲系數(F)和增益(G)與頻率的關(guān)系。

　　圖7：測量和仿真得到的增益(G)、Rollett穩定系數(k)和穩定性指標(D)與頻率的關(guān)系。

　　由于接收機元件具有非線(xiàn)性，相鄰通道信號可能形成三階互調失真(IMD3)。由2f1-f2或2f2-f1關(guān)系確定的非線(xiàn)性不可能被濾除，因為它們非常接近有用信號。線(xiàn)性度的一個(gè)關(guān)鍵指標三階交點(diǎn)OIP3被定義為基頻信號功率(Pfund)和IMD3功率理論上的交叉點(diǎn)。在線(xiàn)性區域，OIP3可以利用公式3從IMD3幅度計算得到：

　　(公式3)

　　其中，ΔIM是基頻信號功率和互調產(chǎn)物功率之間的差值(單位dB)。

　　評估這個(gè)設計時(shí)使用了位于3500MHz和3501MHz的兩個(gè)輸入聲調。然而，不希望有其它頻率間距去明顯改變結果。如圖8所示，在由Pi-4dBm包圍的線(xiàn)性工作區域內，OIP3≥35dBm。這要比單個(gè)PHEMT低1dB，這個(gè)值非常顯著(zhù)，因為VDS在共源共柵拓撲中只有一半。IMD中的零點(diǎn)或最佳點(diǎn)位于-6dBm輸入驅動(dòng)點(diǎn)，表明這是AB類(lèi)操作。形成零點(diǎn)的原因是小信號IMD和大信號IMD在飽和開(kāi)始時(shí)處于異相狀態(tài)。

　　圖8：測量得到的輸出功率(Po)、三階互調功率(IMD3)和三階交點(diǎn)(OIP3)與頻率的關(guān)系。

　　通過(guò)降低G和增加F使接收機減敏的阻塞現象可以由異步干擾源(如共享同一鐵塔的強大的發(fā)射機)或同步源(如經(jīng)過(guò)同時(shí)具有收發(fā)功能的收發(fā)器中的循環(huán)器或雙工器泄漏的信號傳輸)造成。因此，具有高增益抑制閾值的元件可以更加有效地抵抗阻塞。增益抑制主要是由放大器中的非線(xiàn)性轉移特性造成的，隨著(zhù)作為次要因素的散熱漸增，放大器將被驅動(dòng)到線(xiàn)性范圍之外。

　　圖9顯示了+19dBm的輸出1dB壓縮點(diǎn)(P1dB)，其類(lèi)似于參考的單個(gè)EPHEMT。盡管共源共柵拓撲結構具有更低的VDS，還是獲得了很高的P1dB，因為GaAs更低的體積電導率具有更少的熱量損失，以及ePHEMT低膝點(diǎn)電壓(0.3V)在鉗位之前允許更大的電壓擺幅。允許電流Id像AB類(lèi)功放那樣與功率的平方成正比(即Id∝Po2)，也導致了更高的P1dB，在類(lèi)似的設計中顯示了在2.4GHz處有4dB的改善。

　　圖9：測量到的G和Id與輸出功率(Po)的關(guān)系。

　　本文小結

　　至此，已經(jīng)用低成本、QFN2x2封裝的MMIC成功設計出了具有優(yōu)良噪聲系數、增益和線(xiàn)性性能的3.5GHz LNA。結合芯片級的偏置調節器、ESD保護和穩定性網(wǎng)絡(luò )，可以將外部元件數量減少到12個(gè)。安華高的GaAs EPHEMT專(zhuān)有工藝可以在不降低增益、功率和線(xiàn)性度的條件下用單級電路實(shí)現+15dB的增益，這是因為共源共柵晶體管僅工作在VDD的一半。在3.5GHz頻率點(diǎn)，共源共柵拓撲結構與相同柵極寬度的單個(gè)EPHEMT相比，具有可觀(guān)的增益和隔離優(yōu)勢。未來(lái)的工作將專(zhuān)注于輸入匹配誤差的校正，和在較寬電源電壓范圍內進(jìn)行定性分析。