基于MPSoC的以太網(wǎng)接口設計與實(shí)現

摘要 研究了以太網(wǎng)在多核系統中的數據通訊，設計了以太網(wǎng)IP核到MPSoC網(wǎng)絡(luò )資源的硬件接口。闡述了設計中各模塊的實(shí)現功能和設計方法，通過(guò)仿真和FPGA驗證結果表明，以太網(wǎng)接口數據通訊具有實(shí)時(shí)和高吞吐率。實(shí)現了多核系統與網(wǎng)絡(luò )數據的信息傳遞，硬件設計結構簡(jiǎn)單、性能穩定可靠。
關(guān)鍵詞 千兆以太網(wǎng)；MPSoC；數據通信

隨著(zhù)電子信息技術(shù)發(fā)展，網(wǎng)絡(luò )通信在日常生活中應用越來(lái)越廣泛，以太網(wǎng)技術(shù)經(jīng)歷了10 Mbit·s-1到10 Gbit·s-1的發(fā)展歷程。當前電子設備網(wǎng)絡(luò )化、多媒體技術(shù)、數字圖像處理技術(shù)成為研究的熱點(diǎn)，片上多核系統(Multi-processor system-on-chip，MPSoC)在復雜數字系統中成為主要的硬件結構方案。這類(lèi)系統通常用以太網(wǎng)完成數據通信，以太網(wǎng)接口設計與實(shí)現是一個(gè)關(guān)鍵部分。
數字系統規模不斷增大，隨著(zhù)市場(chǎng)激烈競爭，系統開(kāi)發(fā)周期要求也變得苛刻，目前，片上多核系統基于IP核的設計成為了主流趨勢。系統性能的提高，片上集成的處理器數量也不斷增多，基于網(wǎng)絡(luò )結構的片上多核系統相比總線(xiàn)結構的設計優(yōu)勢越來(lái)越顯著(zhù)。Xilinx公司和Ahera公司開(kāi)發(fā)的FPGA芯片針對不同型號，都提供了許多不同類(lèi)型和不同功能的IP核。然而，復雜數字系統，采樣FPGA實(shí)現，在開(kāi)發(fā)難度和成本上占有明顯優(yōu)勢。

1 MPSoC系統架構
MPSo采用NoC(Network-on-Chip，NoC)通訊結構，處理器和IP核通過(guò)資源接口與網(wǎng)絡(luò )通訊。系統結構如圖1所示，處理器與IP核采用總線(xiàn)通訊方式形成簇結構，簇、以太網(wǎng)模塊和DDR模塊通過(guò)資源接口與網(wǎng)絡(luò )進(jìn)行通訊。圖中運算簇集成了兩個(gè)處理器，完成數據運算，轉置簇集成一個(gè)ARM控制器承擔數據的行與列交換，DDR模塊為片外存儲芯片的控制器，以太網(wǎng)承擔著(zhù)系統的數據通訊模塊，主要實(shí)現系統的數據傳輸。

2 以太網(wǎng)接口設計
以太網(wǎng)模塊設計主要完成以太網(wǎng)控制器IP核用戶(hù)端接口協(xié)議與多核系統網(wǎng)路通訊協(xié)議的轉換。以太網(wǎng)接口硬件結構設計如圖2所示，以太網(wǎng)控制器IP核為Xilinx公司ISE軟件例化生成的千兆網(wǎng)控制器。接收模塊完成系統網(wǎng)絡(luò )數據輸出到以太網(wǎng)控制器IP核用戶(hù)端數據輸入的協(xié)議轉換，發(fā)送模塊承擔以太網(wǎng)控制器用戶(hù)端數據輸出到網(wǎng)路數據輸入的協(xié)議匹配。網(wǎng)絡(luò )接口模塊為多核系統通訊資源接口。